

Cuprins

1.	Introducere.....	1
1.1	Circuite digitale	1
1.1.1	Reguli de bază pentru proiectarea circuitelor digitale	1
1.2	Opoziția analogic – digital.....	3
1.2.1	Fotografia	3
1.2.2	Înregistrările video	3
1.2.3	Înregistrări audio	4
1.2.4	Automobile.....	4
1.2.5	Sistemul de telefonie	4
1.2.6	Semafoarele.....	5
1.2.7	Efecte speciale pentru filmări.....	5
1.3	Dispozitive digitale.....	7
1.4	Electronica aferentă proiectării circuitelor digitale	8
1.5	Circuite integrate	9
1.5.1	Dispozitive logice programabile.....	11
1.5.2	CI dedicate unor aplicații	13
1.5.3	Cartele de circuit imprimat (cablaje).....	13
2.	Sisteme de numerație și coduri numerice.....	15
2.1	Conversia unui număr din baza zece într-o bază B	15
2.2	Numere binare, octale și hexazecimale	16
2.3	Adunarea și scăderea numerelor nezecimale.....	18
2.4	Reprezentarea numerelor fracționare.....	19
2.5	Reprezentarea numerelor negative	20
2.5.1	Reprezentarea prin modul și semn	20
2.5.2	Sisteme de reprezentare a unui număr prin complementul lui	21
2.5.3	Reprezentarea cu exces	24
2.6	Adunarea și scăderea complementelor față de 2	24
2.6.1	Reguli de adunare.....	24
2.6.2	Depășirea.....	25
2.6.3	Reguli de scădere.....	26
2.7	Înmulțirea în binar	27
2.8	Împărțirea în binar	28
2.9	Codarea binară a numerelor zecimale	29
2.10	Codul Gray	31
2.11	Coduri de caractere.....	32
2.12	Coduri pentru transmisia și stocarea datelor seriale	32
3.	Tehnologii de realizare a circuitelor digitale	35
3.1	Semnale și porți logice	35
3.2	Familii de circuite logice	40
3.3	Logica CMOS.....	41
3.3.1	Nivelurile logice CMOS.....	41
3.3.2	Tranzistoarele MOS	41
3.3.3	Circuitul CMOS inversor de bază	43
3.3.4	Porți CMOS NAND și NOR	45
3.3.5	Fan-in	46
3.3.6	Porți neinverse.....	47
3.3.7	Porți CMOS AND-OR-Inversor și OR-AND-Inversor	48
3.4	Alte structuri CMOS de intrare și de ieșire	50

3.4.1	Porți de transmisie.....	51
3.4.2	Intrări cu trigger Schmitt.....	51
3.4.3	Ieșiri cu trei stări.....	53
3.4.4	Circuitele CMOS cu drenă în gol.....	54
3.5	Familii de circuite logice CMOS.....	55
3.5.1	Famiiliile HC și HCT.....	55
3.5.2	VHC și VHCT.....	57
3.5.3	Caracteristicile electrice ale familiilor HC, HCT, VHC și VHCT.....	57
3.5.4	Fanout-ul circuitelor CMOS.....	61
3.6	Circuite logice bipolare.....	61
3.6.1	Diode.....	61
3.6.2	Circuite logice cu diode.....	63
3.6.3	Tranzistoare bipolare cu joncțiuni.....	64
3.6.4	Inversor logic realizat cu tranzistor.....	65
3.6.5	Tranzistoare Schottky.....	67
3.7	Logica tranzistor-tranzistor.....	68
3.7.1	Poarta TTL NAND de bază.....	68
3.7.2	Nivelurile logice și marginile de zgomot.....	70
3.7.3	Fanout-ul circuitelor TTL.....	71
3.7.4	Poarta TTL NOR.....	72
3.8	Familii TTL.....	74
3.8.1	Primele familii TTL.....	74
3.8.2	Familii TTL Schottky.....	75
3.8.3	Caracteristicile familiilor TTL.....	76
3.8.4	Foaie de catalog pentru un dispozitiv TTL.....	76
3.9	Realizarea interfețelor CMOS/TTL.....	78
3.10	Circuitele logice CMOS de tensiune scăzută.....	79
3.10.1	Circuite logice LVTTTL și LVCMOS, alimentate cu 3,3 V.....	80
4.	Algebra circuitelor digitale.....	82
4.1	Algebra de comutație.....	82
4.1.1	Axiomele algebrei booleene.....	83
4.1.2	Teoreme pentru o singură variabilă.....	84
4.1.3	Teoreme pentru două și trei variabile.....	85
4.1.4	Teoreme pentru n variabile.....	87
4.1.5	Dualitatea.....	89
4.2	Transformări de configurații.....	95
4.3	Minimizarea circuitelor combinaționale.....	97
4.3.1	Diagrame Karnaugh.....	99
4.3.2	Minimizarea sumelor de produse.....	100
4.3.3	Simplificarea produselor de sume.....	103
4.3.4	Combinății de intrare “indiferente”.....	104
4.3.5	Minimizarea circuitelor cu mai multe ieșiri.....	106
5.	Metode de proiectare a circuitelor logice combinaționale.....	109
5.1	Standarde pentru documentație.....	109
5.1.1	Schema bloc.....	111
5.1.2	Simboluri de porți.....	112
5.1.3	Denumiri de semnale și niveluri active.....	113
5.1.4	Proiectarea cu ceruțele.....	114
5.1.5	Organizarea desenului.....	115
5.1.6	Magistrale.....	117
5.2	PLD combinaționale.....	119
5.2.1	Matrici logice programabile.....	119
5.3	Decodare.....	122

5.3.1	Decodare binare.....	123
5.3.2	Decodorul dublu cu două intrări și patru ieșiri 74x139.....	124
5.3.3	Decodorul cu trei intrări și opt ieșiri 74x138.....	125
5.3.4	Conectarea în cascadă a decodoarelor binare.....	127
5.3.5	Decodare pentru șapte segmente.....	128
5.4	Circuite de codare.....	130
5.4.1	Matrice de priorități.....	130
5.4.2	Matricea de priorități 74x148.....	132
5.5	Dispozitive cu trei stări.....	134
5.5.1	Circuite tampon cu trei stări.....	134
5.6	Multiplexoare.....	135
5.6.1	Multiplexoare MSI standard.....	136
5.6.2	Multiplexoare, demultiplexoare și magistrale.....	139
5.7	Porți OR exclusiv și circuite de paritate.....	141
5.7.1	Porți OR exclusiv și NOR exclusiv.....	141
5.7.2	Circuite de paritate.....	142
5.7.3	Generatorul de paritate de 9 biți 74x280.....	144
5.8	Comparatoare.....	145
5.8.1	Structura de comparator.....	145
5.9	Sumatoare și circuite de scădere.....	146
5.9.1	Semisumatoare și sumatoare complete.....	146
5.9.2	Sumatoare pieptene.....	147
5.9.3	Circuite de scădere.....	147
5.9.4	Sumatoare cu anticiparea transportului.....	149
6.	Circuite logice secvențiale. Bistabili.....	151
6.1	Elemente bistabile.....	153
6.1.1	Analiza digitală.....	153
6.2	Circuite latch și circuite basculante bistabile.....	154
6.2.1	Circuite latch S-R.....	154
6.2.2	Circuite latch.....	157
6.2.3	Circuit latch S-R cu intrare de activare.....	157
6.2.4	Circuit latch D.....	158
6.2.5	CBB de tip D, activ pe front.....	160
6.2.6	CBB de tip D, activ pe front și cu intrare de activare.....	162
6.2.7	CBB de explorare.....	163
6.2.8	CBB de tip S-R master/slave.....	165
6.2.9	CBB de tip J-K master/slave.....	166
6.2.10	CBB de tip J-K, activ pe front.....	167
6.2.11	CBB de tip T.....	168
7.	Circuite logice secvențiale – numărătoare, registre de deplasare, circuite iterative.....	171
7.1	Numărătoare.....	171
7.1.1	Numărătoare pieptene.....	171
7.1.2	Numărătoare sincrone.....	172
7.1.3	Numărătoare MSI și aplicații ale lor.....	174
7.2	Registre de deplasare.....	180
7.2.1	Structura unui registru de deplasare.....	180
7.2.2	Registre de deplasare MSI.....	183
7.2.3	Cea mai mare aplicație cu registre de deplasare din lume.....	187
7.2.4	Numărătoare cu registru de deplasare.....	188
7.3	Numărătoare în inel.....	188
7.4	Numărătoare Johnson.....	192
7.5	Numărătoare cu registru de deplasare și reacție liniară.....	194

8.	Memorii	197
8.1	Memoria cu acces numai pentru citire.....	197
8.1.1	Utilizarea ROM pentru funcții logice combinaționale „aleatorii”	198
8.1.2	Structura internă a ROM	200
8.1.3	Decodarea bidimensională	202
8.1.4	Tipuri de ROM comercializate.....	203
8.1.5	Intrările de comandă și temporizarea ROM	205
8.1.6	Aplicații ale ROM	207
8.2	Memoria de citire/scriere.....	208
8.3	RAM statice	209
8.3.1	Intrări și ieșiri la RAM statice	209
8.3.2	Structura internă a RAM statice	209
8.3.3	Parametrii temporali la RAM statice	211
8.4	RAM dinamice	213
8.4.1	Structura de RAM dinamică.....	213
8.4.2	Caracteristicile temporale ale RAM dinamice	215
9.	Recomandări pentru realizarea practică a schemelor electronice cu circuite integrate digitale	219
9.1	Circuite TTL (seriile 74xx, 74Sxx, 74LSxx):.....	220
9.2	Circuite CMOS normale (seria CD4xxx):	224
9.3	Circuite CMOS de mare viteză – HCMOS (seriile HC/HCT):	227

PREFAȚĂ

Manualul de față se adresează studenților din anul II de la specializarea „Telecomenzi și Electronică în Transporturi”, domeniul Inginerie Electronică și Telecomunicații, din Facultatea Transporturi, Universitatea POLITEHNICA din București. De asemenea, manualul prezintă interes și pentru studenții de la celelalte specializări din domeniul menționat, precum și pentru specialiști din domeniu sau cu pregătiri în domenii conexe (inclusiv pentru proiectarea circuitelor și/sau sistemelor digitale).

În lucrare sunt prezentate definiții și concepte de bază necesare pentru studiul, proiectarea și realizarea unor circuite digitale frecvent utilizate, cu exemple de documentații și de proiectare.

Autorii sunt cadre didactice din Catedra Telecomenzi și electronică în transporturi și au o bogată experiență în activitatea didactică (curs, seminar, laborator, proiect), atât în ceea ce privește disciplinele din trunchiul comun al domeniului, cât și în cadrul disciplinelor care definesc specializarea. Se mai impune și mențiunea că pentru aplicațiile specifice domeniilor de transport, indiferent de mod, sunt esențiale rezolvările care asigură siguranța și securitatea proceselor și a tehnicilor aferente, fiabilitatea, protecția mediului înconjurător, mentenanța ș.a.

De altfel, elaborarea manualului se înscrie într-un context mai larg, care include și proiecte și contracte de cercetare, de consultanță, publicarea unor lucrări științifice, participări la manifestări științifice interne și internaționale (congrese, conferințe, simpozioane).

Îmi exprim convingerea că și acest manual va fi foarte util și va contribui la o creștere a nivelului de pregătire teoretică și practică a studenților noștri.

Îi felicit pe autori și apreciez contribuția pe care o aduc în ceea ce privește preocuparea pentru elaborarea unor manuale didactice, asigurând astfel continuitatea într-o activitate care a început încă din anii '60 și a fost continuată după 1975 (an în care specialitatea a fost transferată de la Facultatea de Electronică și telecomunicații - Electronică, telecomunicații și tehnologia informației în prezent - la Facultatea Transporturi).

Prof.dr.ing. Corneliu Mihail ALEXANDRESCU
Decan al Facultății TRANSPORTURI
Universitatea Politehnica din București
membru corespondent al ASTR

1. Introducere

1.1 Circuite digitale

Sunt denumite „circuite logice”. Cursul își propune să trateze principiile și implementarea lor. Majoritatea principiilor expuse aici își vor păstra valabilitatea încă mulți ani; unele vor avea aplicații care la ora actuală nici nu au fost descoperite. În ceea ce privește realizarea practică, s-ar putea ca ea să fie puțin diferită de cele expuse în paginile de față și, cu siguranță, se va modifica permanent de-a lungul timpului.

Cursul își propune să prezinte principiile de bază ale circuitelor digitale, în suficientă măsură pentru a putea fi înțelese când se desfășoară o anumită activitate folosind tehnica de calcul. Aceleași principii pot arăta unde este eroarea atunci când nu totul merge cum trebuie.

Mai jos sunt menționate câteva reguli care trebuie însușite din studiul curent. Probabil că multe dintre ele nu au nici o semnificație, deocamdată, însă este bine să le revedeți ulterior.

Proiectarea circuitelor digitale înseamnă inginerie, iar inginerie înseamnă rezolvarea unor probleme. Doar 5%-10% din munca de proiectare reprezintă partea plăcută, de creație, scânteia interioară, imaginarea unui nou mod de abordare. Cam tot restul este muncă de rutină. Desigur, acest rest se face astăzi mult mai ușor și plăcut decât acum 20 sau chiar 10 ani.

1.1.1 Reguli de bază pentru proiectarea circuitelor digitale

- Niște instrumente de lucru bune nu garantează reușita proiectării dar oferă certitudinea unui lucru bine executat.
- Circuitele digitale au caracteristici analogice.
- Vă puteți da seama când ceva nu este în regulă după aspectul analogic al conceptului digital.
- Asociați niveluri active denumirilor de semnale și folosiți proiectarea cu cerulețe.
- Este bine să cunoașteți și să folosiți blocuri structurale funcționale standardizate.

- Realizați proiecte ce implică un minimum de cost la nivelul sistemului, considerând și munca dumneavoastră de proiectare ca parte a acestui cost.
- Proiectarea unui automat de stări seamănă cu scrierea unui program, abordați-o din acest punct de vedere.
- Utilizați circuite logice programabile pentru a simplifica proiectele, a reduce costurile și a opera modificări de ultim moment.
- Evitați proiectarea cu circuite asincrone. Până la apariția unei metodologii mai bune, folosiți circuitele sincrone.
- În cazurile în care nu puteți evita folosirea unor circuite asincrone ca interfețe între diverse module și echipamente exterioare, acestea trebuie prevăzute cu circuite de sincronizare adecvate.
- O greșeală sesizată la timp vă scutește de multă muncă inutilă.

În afară de partea plăcută, de creație, a muncii de proiectare și de munca de rutină mai există și alte domenii în care un bun proiectant trebuie să fie competent, și anume:

- *Depanarea.* Este aproape imposibil să fii un bun proiectant fără a fi și un bun depanator. O depanare reușită necesită un plan, o abordare sistematică, răbdare și logică: dacă nu puteți descoperi unde *se află* defectul, aflați unde *nu este*.
- *Activități conexe muncii de proiectare.* Munca unui proiectant de circuite digitale include o serie de activități care nu au o legătură directă cu ingineria, cum ar fi cunoașterea standardelor de întocmire a documentației, a posibilităților de procurare a componentelor, stabilirea cerințelor beneficiarilor, elaborarea temelor de proiectare, fixarea termenelor de execuție, politica de personal și invitarea furnizorilor la masa de prânz.
- *Evaluarea riscurilor.* Când începeți un proiect trebuie să apreciați atent care sunt riscurile în comparație cu eventualele recompense și consecințe, din mai multe puncte de vedere, ca, de exemplu, cel al alegerii unor componente nou lansate (vor fi oare pe piață la termenul de realizare a prototipului?) sau al fixării termenelor (dacă nu realizez prototipul la termen, voi mai avea oare această slujbă?).
- *Comunicarea.* La un moment dat va trebui să predați rezultatul muncii dumneavoastră plină de succes altor ingineri, altor departamente sau beneficiarului. Fără o bună capacitate de comunicare nu veți putea repurta succese în această etapă. Amintiți-vă permanent că o bună

comunicare nu este constituită doar din transmiterea de informații, ci și din recepționarea acestora; învățați să fiți un bun ascultător!

1.2 Opoziția analogic – digital

Dispozitivele și aparatele analogice lucrează cu semnale variabile în timp, care pot lua orice valoare cuprinsă într-un domeniu continuu de tensiune, curent sau altă mărime fizică. Același lucru fac și circuitele digitale, însă, spre deosebire de primele, în cazul lor putem pretinde că nu este așa! Se consideră că un semnal digital poate lua, în orice moment, numai una dintre cele două valori discrete pe care le numim 0 și 1 (sau L (de la Low=jos) și H (de la High=sus), sau ADEVĂRAT (TRUE) și FALS (FALSE), sau negare și confirmare, sau Sam și Fred).

Tehnica de calcul digitală a apărut în anii 1940 și este comercializată pe scară largă de prin 1960. Însă doar în ultimii 10 sau 20 de ani „revoluția digitală” a pătruns în multe alte domenii. Iată câteva exemple de aparate odinioară analogice, iar în prezent digitale.

1.2.1 *Fotografia*

În majoritatea aparatelor de fotografiat, imaginile încă se înregistrează pe pelicule acoperite cu halogenuri de argint. Dar creșterea densității de date digitale ce pot fi înregistrate pe un cip a condus la realizarea aparatelor de fotografiat digitale, care înregistrează o imagine sub forma de matrice de pixeli de dimensiuni 640x480 sau mai mari (4368x2912 la aparatele de 12,8MegaPixeli), în care fiecare pixel este memorat ca rezultat al compunerii intensităților culorilor roșu, verde și albastru, fiecareia dintre acestea fiindu-i atribuită o valoare exprimată pe 8 biți. O asemenea cantitate de informație – de peste o sută milioane de biți, în exemplul nostru – poate fi prelucrată și comprimată, într-un format JPEG, până la 5% din capacitatea de stocare necesită inițial, în funcție de abundența detaliilor din imagine. Prin urmare, aparatele digitale utilizează atât stocarea digitală, cât și prelucrarea digitală.

1.2.2 *Înregistrările video*

Pe discurile digitale versatile (DVD) se înregistrează video într-un format digital cu înaltă compresie, denumit MPEG-2. Prin acest procedeu, se comprimă o secțiune din fiecare cadru video de sine stătător într-un mod similar celui utilizat la JPEG, iar fiecare dintre cadrele următoare apare ca diferență față de cadrul ce îl precede. Capacitatea de stocare a unui DVD cu un singur strat, pe o singură față, este de aproximativ 35 de miliarde de biți, suficientă pentru a oferi cam două ore de înregistrare video de cea mai bună calitate, iar un disc cu două

straturi și cu două fețe are capacitate de patru ori mai mare. În prezent există și alte modalități de compresie (DivX, Xvid, Mpeg-4) și stocare a formatelor video (Blue-Ray, HDVD).

1.2.3 Înregistrări audio

Realizate odinioară exclusiv prin imprimarea semnalelor analogice pe discuri de vinil sau pe bandă magnetică, înregistrările audio au în prezent ca suport discurile compacte digitale (CD-uri). Pe un CD, muzica se înregistrează ca o succesiune de numere de 16 biți ce reprezintă valori ale eșantioanelor obținute din semnalul analogic original, pentru un canal stereo extrăgându-se câte un eșantion la fiecare 22,7 microsecunde. Un CD înregistrat la capacitatea sa maximă (73 de minute) conține informație de peste șase milioane de biți. Prin comprimarea acestor informații (în format Mpeg-3, WMA) se pot înregistra pe suport DVD circa 64 ore de înregistrări audio la o calitate excepțională (pierderi mai mici de 3%).

1.2.4 Automobile

Anterior, motoarele automobilelor erau comandate în exclusivitate de angrenaje mecanice (dintre care unele ingenioase, „analogice”, care funcționau ca traductoare de presiune, temperatură etc.), însă astăzi ele au încorporate microprocesoare. Diferiți senzori electrici și electro-mecanici convertesc valorile parametrilor caracteristici motorului în valori numerice pe care microprocesorul le examinează și stabilește cum trebuie reglate debitele de combustibil și oxigen ce alimentează motorul, modul în care se face repartizarea cuplului motor pe diversele roți de tracțiune, posibilitatea schimbării angrenajelor din cutia de viteză, sisteme de avertizare în cazul depășirii vitezei, a apropierii de antemergător, etc. Semnalul de ieșire al microprocesorului reprezintă o succesiune de valori numerice variabile în timp, care activează niște subansamble de acționare electro-mecanice care, la rândul lor, comandă motorul, frânele și alte dispozitive.

1.2.5 Sistemul de telefonie

A debutat, acum o sută de ani, cu microfoane și receptoare analogice, legate printr-o pereche de conectoare de cupru. Chiar și în prezent, în majoritatea locuințelor se găsesc tot telefoane analogice, care transmit semnale analogice către o centrală telefonică. Însă, în cele mai multe dintre aceste centrale telefonice, semnalele analogice sunt convertite în semnale digitale înainte de a fi transmise către destinație, indiferent dacă aparatul care urmează să recepționeze semnalul se află conectat la aceeași centrală telefonică sau în orice alt loc de pe Glob. O perioadă îndelungată, centralele telefonice de

interior, folosite pretutindeni, retransmiteau semnalul digital până la postul de destinație. În momentul actual, numeroase centrale de interior, centrale telefonice publice și companii furnizoare de servicii de telefonie adoptă un sistem integrat, care combină codarea digitală a vocii cu transmisia de date utilizând o singură rețea și un protocolul pentru internet VoIP.

1.2.6 *Semafoarele*

Semafoarele erau comandate de temporizatoare electro-mecanice, care permiteau aprinderea lămpii verzi și fiecare indicator de direcție pentru un anumit interval de timp. Apoi s-au folosit relee conectate în circuite de comandă care aprindeau lămpile semaforului în funcție de tipul de trafic, determinat cu senzori încorporați în carosabil. Circuitele de comandă sunt realizate cu microprocesoare, aprinzând lămpile semafoarelor în așa fel încât să se obțină un maxim de fluentă a traficului. În prezent se folosesc sisteme integrate de comandă a semafoarelor, cu post dispecer (unde se realizează și monitorizarea traficului), acesta furnizând fiecărei intersecții datele de care are nevoie pentru a realiza fluidizarea traficului (sistemele *undă verde*, prioritizarea mijloacelor de transport public, a vehiculelor de intervenție, a vehiculelor cu gabarit depășit sau cu materiale periculoase).

1.2.7 *Efecte speciale pentru filmări*

Efectele speciale erau realizate mai demult numai folosind miniaturi de argilă, stop-cadre, trucaje fotografice și numeroase suprapuneri pe peliculă cadru cu cadru. Acum, navele spațiale, insectele, scenele din alte lumi sunt sintetizate în întregime cu tehnică de calcul digitală.

Revoluția din electronică are, de acum, o oarecare vechime, iar revoluția din domeniul aparaturii a început cu dispozitivele analogice și aparatele realizate cu acestea, de pildă tranzistoarele și radioreceptoarele tranzistorizate. Dar de ce are loc și o revoluție *digitală*? Deoarece circuitele digitale prezintă, într-adevăr, o mulțime de avantaje față de cele analogice:

- *Reproductibilitatea rezultatelor.* Pentru o aceeași combinație de semnale de intrare, (atât ca valori cât și ca succesiune în timp), un circuit digital bine conceput va furniza întotdeauna același rezultat. Semnalele de ieșire ale circuitelor analogice variază în funcție de temperatură, de variațiile tensiunilor de alimentare, de îmbătrânirea componentelor și de alți factori.
- *Simplitatea proiectării.* Proiectarea cu circuite integrate – numite adesea „circuite logice” – este logică. Nu necesită cunoștințe vaste în domeniul matematicilor, iar comportarea circuitelor logice de bază poate fi urmărită mental, fără efectuarea unor calcule care să descrie

funcționarea condensatoarelor, a tranzistoarelor sau a altor componente.

- *Flexibilitatea și aplicabilitatea.* După aducerea în formă digitală, orice problemă poate fi rezolvată printr-o succesiune spațio-temporală de etape logice. De exemplu, se poate realiza un circuit digital care să distorsioneze o voce înregistrată în așa măsură încât acesta să fie neinteligibilă pentru orice persoană care nu deține o parolă, dar să se audă nedistorsionat când se introduce acea parolă.
- *Programabilitatea.* Proiectarea a numeroase circuite digitale se face acum scriind programe în *limbaje descriptoare de echipamente* – HDL (*hardware description languages*) sau în software-uri cu o interfață care prezintă în clar structura componentelor folosite. Astfel de limbaje și software-uri permit descrierea sau *modelarea* atât a configurației, cât și a funcției unui circuit digital. Pe lângă compilator, acestea includ programe de simulare și de sintetizare. Aceste instrumente virtuale servesc la testarea modelului de echipament înainte de realizarea practică a acestuia, urmată de sintetizarea modelului într-un circuit conform unei anumite tehnologii de fabricație a componentelor.
- *Viteza.* Dispozitivele digitale actuale sunt foarte rapide. Fiecare tranzistor din cele mai rapide integrate poate comuta în mai puțin de 4 picosecunde, iar un întreg dispozitiv complex, realizat cu asemenea tranzistoare, poate să exploreze intrările și să furnizeze un semnal de ieșire într-un interval de timp mai scurt de 0,3 nanosecunde. Înseamnă că astfel de dispozitive pot genera 3 miliarde sau chiar mai multe rezultate pe secundă.
- *Costul scăzut.* Circuitele digitale efectuează numeroase operații și ocupă un spațiu redus. Circuitele repetate se pot „integra” pe un singur „cip” și se pot fabrica în masă cu costuri foarte scăzute, fapt pentru care obiecte cum sunt calculatoarele, ceasurile digitale și felicitările muzicale se aruncă fără regrete.
- *Progresul tehnologic continuu.* În proiectarea unui aparat digital există puține limitări. Peste câțiva ani va apărea unul mai rapid, mai ieftin sau superior din alt punct de vedere. Un proiectant bun ține cont de aceasta la realizarea aparatului inițial, luând măsuri de prevenire a demodării lui și făcându-l astfel mai apreciat de utilizatori. De exemplu, calculatoarele de birou sunt prevăzute adesea cu „socluri de expansiune”, pentru ca în ele să poată fi introduse procesoare mai rapide sau circuite de memorie de capacitate mai mare decât cele disponibile în momentul realizării calculatorului.

1.3 Dispozitive digitale

Cele mai simple dispozitive digitale se numesc porți (în limba engleză – gates). Ele au fost denumite astfel după funcția pe care o îndeplinesc, de a permite sau a întârzia transmiterea informației digitale. În general, o poartă are una sau mai multe intrări și furnizează la ieșire un semnal care este funcție de valorile curente ale intrărilor. Intrările și ieșirile pot fi diverse mărimi fizice ca, de exemplu, tensiunea, intensitatea curentului, chiar și presiunea hidraulică, însă reprezentarea acestora poate lua două valori discrete, 0 și 1.

În Figura 1-1 sunt prezentate simbolurile celor trei tipuri principale de porți. Poarta AND (ȘI) cu două intrări, notată (a), are ieșirea 1 când ambele intrări sunt 1; în toate celelalte cazuri, ieșirea sa este 0. În figură apare aceeași poartă de patru ori, cu cele patru combinații de intrare posibile și ieșirile respective. Porțile se mai numesc *circuite combinaționale* deoarece ieșirea depinde numai de combinația de intrare curentă.

O poartă OR cu două intrări, ca în Figura 1-1 (b), are ieșirea 1 dacă o intrare sau ambele intrări sunt 1; ieșirea sa este 0 numai dacă ambele intrări sunt 0. Și în acest caz sunt posibile patru combinații de intrare, ieșirile corespunzătoare fiecăreia fiind cele din figură.

O poartă NOT, denumită de cele mai multe ori *inversor*, are la ieșire valoarea opusă celei de la intrare, cum se observă în Figura 1-1 (c).

Aceste trei tipuri de porți sunt cele mai importante din mai multe motive. Orice funcție digitală poate fi realizată utilizând exclusiv aceste trei porți. În capitolul 3 veți vedea cum se realizează porțile din circuite cu tranzistoare. Trebuie să știți că au fost construite porți sau s-a propus construirea acestora și cu alte tehnologii, de exemplu cu relee, cu tuburi cu vid, pe principii ale hidraulicii și cu structură moleculară.




Figura 1-1 Dispozitive digitale: (a) poartă AND; (b) poartă OR; (c) poartă NOT sau inversoare

Un *bistabil* este un dispozitiv care poate să aibă ieșirea fie în 0, fie în 1. *Starea* unui bistabil este valoarea curentă stocată. Aceasta poate fi modificată numai la anumite momente de timp impuse de o intrare de tact sau de „ceas”,

noua valoare depinzând de starea curentă a bistabilului și de intrările sale de „comandă”. Un bistabil se poate realiza din mai multe porți conectate judicios.

Un circuit digital ce conține bistabile se numește *circuit secvențial*, deoarece, în orice moment, semnalul de la ieșirea sa depinde nu numai de valorile intrărilor, dar și de succesiunea sau secvența de semnale de intrare existentă anterior. Cu alte cuvinte, un circuit secvențial *memorează* evenimentele anterioare.

1.4 Electronica aferentă proiectării circuitelor digitale

Așa cum vom vedea în capitolul 3, circuitele digitale lucrează cu tensiuni și curenți de natură analogică și sunt realizate din componente analogice. „Abstractizarea digitală” permite ca natura lor analogică să fie ignorată în majoritatea cazurilor, deci modelele de circuite pot fi considerate ca lucrând practic cu valori de 0 și 1.

Unul dintre aspectele importante ale abstractizării digitale este asocierea unui *domeniu* de valori analogice fiecărei valori logice (0 sau 1). Așa cum arată Figura 1-2, o poartă obișnuită nu prezintă un nivel de tensiune garantat cu mare precizie, corespunzător valorii logice 0. Practic, ea poate genera o tensiune cuprinsă într-un *subdomeniu* al domeniului de recunoaștere ca nivel 0 la intrările altor porți, care este garantată. Intervalul dintre extremitățile domeniilor se numește *margine de zgomot*; în cazul unui circuit real, aceasta reprezintă limita până la care se poate suprapune zgomotul fără a afecta interpretarea corectă a semnalului de ieșire ca nivel logic la intrările altor porți.




Figura 1-2 Valorile logice și marginea de zgomot

Comportarea este similară în cazul ieșirilor în starea logică 1. În figură se observă că între domeniile de intrare corespunzătoare valorilor logice 0 și 1 apare o regiune „inactivă”. Deși, la un dispozitiv digital oarecare, în condiții precizate de tensiune și temperatură, diferența (sau pragul) dintre cele două

domeniul prezintă o delimitare destul de netă, la dispozitive diferite, limitele pot fi diferite. Cu toate acestea, la dispozitivele care funcționează corect, limitele respective se regăsesc *unde* în interiorul domeniului de „inactivitate”. În concluzie, orice semnal aflat în interiorul domeniilor de definiție a valorilor logice 0, respectiv 1, va fi interpretat în mod identic de dispozitive diferite. Această caracteristică este esențială din punct de vedere al reproductibilității rezultatelor.

Garantarea faptului că porțile logice generează și recunosc semnale logice cuprinse în domeniile corespunzătoare este una dintre atribuțiile proiectantului de circuite *electronice*. Aceasta este o problemă de proiectare cu circuite analogice; vom menționa câteva aspecte legate de ea în capitolul 3. Este imposibil de conceput un circuit care să se comporte așa cum dorim în orice condiții de alimentare cu tensiune, temperatură, sarcină și alți factori. De aceea, proiectantul de circuite electronice sau producătorul de circuite specifică valorile limită ce definesc condițiile în care se garantează funcționarea corectă.

Un proiectant de circuite *digitale*, nu trebuie să pătrundă prea adânc în detaliile comportării analogice a dispozitivelor digitale ca să fie sigur că acestea funcționează corect. Tot ceea ce are de făcut este să verifice dacă dispozitivul funcționează în condițiile impuse de valorile limită. Desigur, sunt necesare unele cunoștințe de electronică analogică pentru a face verificarea, dar nu în asemenea măsură ca și cum s-ar apuca să proiecteze un circuit digital pornind de la zero.

1.5 Circuite integrate

Un ansamblu realizat pe același cip de siliciu poartă numele de *circuit integrat* (CI). CI de dimensiuni mari, care conțin zeci de milioane de tranzistoare, pot avea una dintre laturi puțin mai mare decât 1 cm, dar poate fi sub 2,5 mm.

Indiferent de mărime, orice CI se construiește inițial pe o *plachetă* circulară de dimensiuni mult mai mari, cu diametrul de 25 cm, care conține de la câteva zeci la câteva sute de circuite de același tip. Toate cipurile de CI de pe plachetă se construiesc simultan și fiecare bucată (cip de CI) se numește *pastilă*. După încheierea procesului tehnologic aplicat plachetei, pastilele sunt testate fără a fi detașate din aceasta, iar cele defecte se marchează. Apoi se trece la decuparea plachetei în pastile separate, iar cele marcate se îndepărtează. Fiecare pastilă nemarcată se montează în câte o capsulă, se realizează conexiunile între terminalele pastilei și pinii capsulei, apoi CI încapsulat este supus unei testări finale.

Denumirile date structurilor prezentate mai sus nu sunt utilizate totdeauna cu consecvență. Uneori „CI” desemnează pastila de siliciu, Alteleori, aceasta este denumită cip. Câteodată, prin „CI” sau „cip” vorbitorul înțelege ansamblul pastilă de siliciu – capsulă. Proiectanții de circuite digitale folosesc alternativ

ambii termeni și nu își fac deloc probleme din această cauză. Nu simt nevoia unei definiții riguroase deoarece sunt interesați numai de funcționarea și caracteristicile electrice ale obiectelor în discuție. Pentru consecvența exprimării, pe parcursul cursului vom folosi denumirea CI pentru a desemna pastila încapsulată.

Prima clasificare a CI s-a făcut după dimensiuni - mici, medii și mari -, în funcție de numărul de porți conținute. Cele mai simple tipuri de CI care se găsesc pe piață sunt încă denumite *cu integrare la scară mică* (SSI – small-scale integration) și conțin echivalentul a 1 până la 20 de porți. CI de tip SSI conțin de obicei, un număr mic de porți sau bistabile – elemente structurale de bază ale circuitelor digitale.

CI de tip SSI se prezintă în capsule DIP (*dual in-line pin* – perechi de pini aliniați) cu 14 pini. După cum observați în Figura 1-3, capsulele DIP mai mari sunt adaptate pentru funcții ce necesită un număr mai mare de pini. *Diagrama pinilor* prezintă corespondența dintre semnalele proprii dispozitivului și pinii capsulei. În Figura 1-4 sunt prezentate diagramele pinilor pentru câteva CI SSI uzuale. Asemenea diagrame sunt utile numai pentru asamblarea mecanică, în cazul în care proiectantul dorește să cunoască numerotarea pinilor unui anumit CI. În schema de principiu a unui circuit nu apare numerotarea pinilor, porțile fiind însă grupate după funcția pe care o îndeplinesc.




Figura 1-3 Capsule DIP (dual in-line pin): (a) cu 14 pini; (b) cu 20 de pini; (c) cu 28 de pini




Figura 1-4 Diagrame de pini pentru CI SSI din seria 7400

CI SSI sunt încă folosite ca elemente de legătură, asigurând conectarea elementelor integrate la scară largă, însă ele au fost detronate într-o mare măsură de dispozitivele logice programabile (PLD).

Cea de-a doua categorie de CI de pe piață este numită *integrare la scară medie* (MSI – *medium-scale integration*), conținând, cu aproximație, echivalentul a 20 până la 200 de porți. Un CI MSI conține, de obicei, un bloc funcțional structural; de exemplu un decodor, un registru de memorie, un numărător etc. Deși CI MSI discrete sunt din ce în ce mai puțin întrebuințate, echivalentele blocurilor structurale amintite sunt larg utilizate la proiectarea unor CI de dimensiuni mari.

CI cu *integrare la scară largă* (LSI – *large-scale integration*) sunt și mai cuprinzătoare, conținând echivalentul a 200 până la 200.000 de porți sau chiar mai mult. Componente LSI sunt circuitele de memorie de capacitate mică, microprocesoarele, dispozitivele logice programabile și cele cu destinație specială.

Granița dintre LSI și integrarea la scară foarte largă (VLSI – *very large-scale integration*) este confuză și se stabilește în funcție de numărul de tranzistoare, nu după numărul de porți. Orice CI cu peste 1.000.000 de tranzistoare este considerat, fără discuție, VLSI. Printre acestea se numără majoritatea microprocesoarelor și circuitelor de memorie actuale, dispozitivele logice programabile de mari dimensiuni și cele cu destinație specială. Au fost realizate CI VLSI cu 20 de miliarde de tranzistoare (vezi circuitele de memorie flash de 2GByte), iar numărul acestora a crescut.

1.5.1 Dispozitive logice programabile

Există o gamă largă de CI ale căror funcții logice pot fi *programate* în interiorul lor după încheierea procesului de fabricare. Majoritatea acestor

dispozitive folosesc tehnologii ce permit reprogramarea funcțiilor, ceea ce înseamnă că, dacă descoperiți o eroare de proiectare o puteți corecta fără a înlocui dispozitivul sau fără a modifica fizic conexiunile.

Cronologic, *matricele logice programabile (PLA – programmable logic array)* au fost primele dispozitive logice programabile. Structura PLA constă în două nivele de porți AND și OR, ale căror conexiuni se programează de către utilizator. Folosind această structură, proiectantul poate realiza orice funcție logică până la un anumit nivel de complexitate aplicând teoria sintezei și minimizării circuitelor logice.

Structura PLA a fost îmbunătățită și costurile ei au fost reduse în urma apariției *dispozitivelor logice matriceale programabile (PAL – programmable array logic device)*. La ora actuală, ele sunt denumite generic *dispozitive logice programabile (PLD – programmable logic device)* și constituie varianta MSI a producției de circuite logice programabile.

Capacitatea în continuă creștere a circuitelor integrate a dus la conceperea unor arhitecturi cu PLD *complexe (CPLD)*. Un CPLD uzual este un ansamblu format din mai multe PLD de sine stătătoare și o structură de interconectare realizate pe același cip. În plus față de PLD de sine stătătoare, structura de interconectare realizată pe cip este și ea programabilă, oferind o gamă largă de variante de circuite. CPLD pot ajunge la dimensiunile dorite prin mărirea numărului de PLD de sine stătătoare și prin dezvoltarea structurii de interconectare de pe cipul de CPLD.

Cam în aceeași perioadă în care au fost inventate CPLD, alți producători de CI au abordat în mod diferit problema extinderii dimensiunilor cipurilor logice programabile. Comparativ cu CPLD, *matricele de porți programabile în câmp (FPGA – field-programmable gate array)* conțin un număr mult mai mare de mici blocuri logice de sine stătătoare și dispun de o structură extinsă, ramificată, de interconectare, predominantă la nivelul întregului cip. Figura 1-5 ilustrează deosebirea dintre cele două concepții de realizare.




Figura 1-5 Concepții de realizare a dispozitivelor logice de mari dimensiuni: (a) CPLD; (b) FPGA

1.5.2 *CI dedicate unor aplicații*

Cipurile realizate special pentru un anumit produs, cu aplicabilitate limitată, sunt denumite *CI semidedicate* sau *CI specifice unei aplicații (ASIC – application-specific IC)*. Prin folosirea cipurilor ASIC se reduce, în general, costul total aferent componentelor și manoperei, pentru un anumit produs, prin reducerea numărului de cipuri, a dimensiunilor constructive și a consumului de energie, toate acestea contribuind adesea și la obținerea unor performanțe superioare.

Costul proiectării de unicat pentru un ASIC îl poate depăși pe cel aferent proiectării cu componente discrete cu 5.000 până la 250.000 de dolari sau chiar cu mai mult.

Exemplu : microcontrolerele (pentru prelucrarea semnalelor audio, video, radio sau radar, pentru prelucrarea unor informații în cadrul fluxurilor de date).

1.5.3 *Cartele de circuit imprimat (cablaje)*

CI se montează, de obicei, pe cartele de circuit imprimat (sau cablaj), prin care se realizează conectarea lor cu celelalte CI din sistem. Cartelele multistratificate, utilizate, în general, în sistemele cu circuite digitale, sunt prevăzute cu trasee de cupru obținute prin corodare, dispuse pe mai multe straturi subțiri din fibră de sticlă, care se lipesc apoi, formând o placă cu grosimea de aproximativ 1,5 mm.

La ora actuală, pentru majoritatea componentelor se utilizează tehnologia de montare pe suprafață (SMT- surface-mount technology).

Tehnologia de montare a componentelor pe suprafață, asociată cu tehnologia de realizare a traseelor subțiri, permite obținerea unei densități extrem de mari la montarea circuitelor integrate și a altor componente pe cartelele de circuit imprimat. Astfel se obține mai mult decât o economie de spațiu. În cazul circuitelor de mare viteză, prin dispunerea densă a componentelor se înlătură, în mare măsură, efectele nedorite de natură analogică, cum sunt cele caracteristice liniilor de transmisie și limitările la viteza luminii.

Pentru a satisface cele mai stricte cerințe în ceea ce privește viteza și densitatea au fost realizate *module multicip (MCM – multichip module)*. Cu această tehnologie, pastilele de CI nu se mai montează în capsule individuale de ceramică sau plastic, ci, în cazul subsistemelor de mare viteză (să zicem, un procesor și memoria cache aferentă lui), ele se montează direct pe un substrat ce conține interconexiunile necesare, stratificate. MCM se etanșează apoi și se prevede cu pini de alimentare și de masă și pini ce corespund exclusiv semnalelor prin care subsistemul în cauză interacționează cu sistemul din care face parte.

Obiectivele CI sunt, așadar:

- reducerea costurilor de realizare;
- reducerea numărului de CI;
- reducerea suprafeței cablajului;
- reducerea timpului de proiectare;
- posibilitatea de producție în masă fără abateri foarte mari de la produsul original.

2. Sisteme de numerație și coduri numerice

Aparatele digitale sunt construite din circuite care lucrează cu cifre binare (0 și 1). De aceea, proiectantul de aparatură digitală trebuie să stabilească un fel de corespondență între numerele digitale – care pot fi prelucrate de circuitele digitale – și numerele, evenimentele și condițiile din viața reală.

Sistemul tradițional de numerație studiat în școală și de uz curent în contabilitate este numit *sistem de numerație pozițional*. Într-un astfel de sistem, un număr se reprezintă printr-un șir de cifre în care fiecare dintre pozițiile cifrelor are o anumită *pondere*. Valoarea unui număr este suma ponderată a cifrelor sale.

De exemplu:

$$1743 = 1 \cdot 1000 + 7 \cdot 100 + 4 \cdot 10 + 3 \cdot 1$$

Ponderea fiecărei poziții este egală cu 10 la puterea dată de numărul de ordine al poziției respective. Cifra cea mai din stânga este *cifra de cel mai mare ordin* sau *cifra cea mai semnificativă*; cifra cea mai din dreapta este *cifra de cel mai mic ordin* sau *cifra cea mai puțin semnificativă*.

În circuitele digitale, semnalele pot avea, în mod normal, una din singurele două stări posibile: de jos sau de sus, cu sarcină sau fără sarcină, oprit sau pornit. Astfel de semnale sunt interpretate ca reprezentând cifre binare (sau biți), ale căror valori posibile sunt 0 și 1. Aceasta este cauza pentru care s-a ales *baza de numerație 2* (sau *binară*) pentru reprezentarea numerelor în sistemele digitale.

2.1 Conversia unui număr din baza zece într-o bază B

Fie numărul N în baza 10 și baza B, oarecare, în care dorim să transformăm numărul N.

Numărul N în baza zece se poate scrie:

$$N = a_n \cdot 10^n + a_{n-1} \cdot 10^{n-1} + \dots + a_1 \cdot 10^1 + a_0 \cdot 10^0$$

Coeficienții $a_n, a_{n-1}, \dots, a_1, a_0$ reprezintă cifrele reprezentării în baza 10, în această ordine.

În baza B, numărul N va fi:

$$N = b_n \cdot B^n + b_{n-1} \cdot B^{n-1} + \dots + b_1 \cdot B^1 + b_0 \cdot B^0$$

Coefficienții $b_n, b_{n-1}, \dots, b_1, b_0$ reprezintă cifrele reprezentării în baza oarecare B , în această ordine.

Conversia unui număr din baza zece într-o bază oarecare, B se face după următorul algoritm:

- se efectuează împărțirea lui N la B , obținându-se restul b_0 ;
- câtul acestei împărțiri se împarte și el la B , obținându-se un nou rest, b_1 ;
- se repetă pasul al doilea până la obținerea câtului 0.
- Resturile obținute, scrise în ordine inversă (începând cu ultimul) reprezintă numărul N scris în baza B .

Exemplu:

Numărul zecimal 13 scris în baza 3 se va obține astfel:

$$13 : 3 = 4 \text{ rest } 1$$

$$4 : 3 = 1 \text{ rest } 1$$

$$1 : 3 = 0 \text{ rest } 1$$

$$\text{deci: } 13_3 = 1 \cdot 3^2 + 1 \cdot 3^1 + 1 \cdot 3^0$$

2.2 Numere binare, octale și hexazecimale

Baza de numerație 10 prezintă importanță pentru că este cea de uz curent în activitatea cotidiană, iar importanța bazei 2 se datorează faptului că numerele binare pot fi prelucrate direct de circuitele digitale.

Numerele din alte baze pot fi rareori prelucrate direct, însă au o anumită importanță în scop documentar și în diverse alte scopuri. În particular, bazele 8 și 16 constituie sisteme convenabile de reprezentare rapidă a numerelor de mai mulți biți într-un sistem digital.

Sistemul de numerație octal are baza 8, iar sistemul de numerație hexazecimal are baza 16.

Tabelul 2-1 prezintă numerele zecimale de la 0 la 15 și echivalentele lor în sistem binar, octal și hexazecimal. Sistemul octal utilizează 8 cifre (0, 1, ..., 7) din sistemul zecimal, iar cel hexazecimal necesită 16 cifre, deci cifrelor zecimale 0, ..., 9 li se adaugă literele A, ..., F.

Sistemele de numerație octal și hexazecimal sunt adecvate reprezentării numerelor de mai mulți biți deoarece bazele lor sunt puteri ale lui 2. Întrucât cu un șir de 3 biți se pot realiza opt combinații diferite, înseamnă că fiecare șir de trei biți are o reprezentare unică printr-o cifră octală, așa cum arată coloana a

treia și a patra din tabel. Similar, un șir de 4 biți poate fi reprezentat printr-o cifră hexazecimală, conform coloanelor a cincea și a șasea din tabel.

Exemplu:

$$100011001110_2 = 100\ 011\ 001\ 110_2 = 4316_8$$

$$11101101110101001_2 = 011\ 101\ 101\ 110\ 101\ 001_2 = 355651_8$$

$$100011001110_2 = 1000\ 1100\ 1110_2 = 8CE_{16}$$

$$11101101110101001_2 = 0001\ 1101\ 1011\ 1010\ 1001_2 = 1DBA9_{16}$$

În exemplele de mai sus au fost adăugate în stânga numerelor atâtea zerouri câte au fost necesare pentru ca numărul total de biți să fie multiplu de 3 sau 4, după caz.

În cazul numerelor scrise în baza 2, bitul cel mai din stânga este numit bitul de cel mai mare ordin sau bitul cel mai semnificativ (MSB – most significant bit); bitul cel mai din dreapta este bitul de cel mai mic ordin sau bitul cel mai puțin semnificativ (LSB – least significant bit).

Tabel 2-1 Numere zecimale, binare, octale și hexazecimale.

Zecimal	Binar	Octal	Șir de 3 biți	Hexazecimal	Șir de 4 biți
0	0	0	000	0	0000
1	1	1	001	1	0001
2	10	2	010	2	0010
3	11	3	011	3	0011
4	100	4	100	4	0100
5	101	5	101	5	0101
6	110	6	110	6	0110
7	111	7	111	7	0111
8	1000	10	-	8	1000
9	1001	11	-	9	1001
10	1010	12	-	A	1010
11	1011	13	-	B	1011
12	1100	14	-	C	1100
13	1101	15	-	D	1101
14	1110	16	-	E	1110
15	1111	17	-	F	1111

2.3 Adunarea și scăderea numerelor nezecimale

Pentru a aduna două numere binare, X și Y , se adună biții cei mai puțin semnificativi cu transportul inițial (c_{in}) de 0, rezultând biții de transport (c_{out}) și sumă (s). Se aplică același procedeu tuturor biților pe rând, pornind de la dreapta și adăugând transportul provenit de pe fiecare coloană la suma coloanei următoare.

Exemplu:

$$\begin{aligned} X &= 190 \\ Y &= 141 \\ X + Y &= 331 \end{aligned}$$

$$\begin{aligned} X &= 173 \\ Y &= 44 \\ X + Y &= 217 \end{aligned}$$

$$\begin{array}{r} C \quad 101111000 \\ X \quad 10111110+ \\ Y \quad \underline{10001101} \\ X+Y \quad 101001011 \end{array}$$

$$\begin{array}{r} C \quad 001011000 \\ X \quad 10101101+ \\ Y \quad \underline{00101100} \\ X+Y \quad 11011001 \end{array}$$

Scăderea se efectuează în binar în mod similar, transportul între coloane fiind înlocuit de împrumut (b_{in} și b_{out}), iar rezultatul este un bit diferență, d .

Exemplu:

$$\begin{aligned} X &= 229 \\ Y &= 46 \\ X - Y &= 183 \end{aligned}$$

$$\begin{aligned} X &= 210 \\ Y &= 109 \\ X - Y &= 101 \end{aligned}$$

$$\begin{array}{r} B \quad 001111100 \\ X \quad 11100101- \\ Y \quad \underline{00101110} \\ X-Y \quad 10110111 \end{array}$$

$$\begin{array}{r} B \quad 011011010 \\ X \quad 11010010- \\ Y \quad \underline{01101101} \\ X-Y \quad 01100101 \end{array}$$

Adunarea și scăderea în octal și hexazecimal se face fie direct, fie prin transformarea operanzilor în binar.

Exemplu:

$$\begin{aligned} X &= 9FAH \\ Y &= 7B2H \\ & \text{(sufixul H se adaugă la numerele în hexazecimal în locul indicelui 16)} \end{aligned}$$

$$\begin{aligned} X &= 1001\ 1111\ 1010_2 \\ Y &= 0111\ 1011\ 0010_2 \end{aligned}$$

$$\begin{array}{r}
 10011111010 + \\
 \underline{011110110010} \\
 1000110101100 = 1000110101100_2 = 11ACH
 \end{array}$$

și direct:

$$\begin{array}{r}
 11 \text{ (propagarea transportului)} \\
 \swarrow \swarrow \\
 9FA + \\
 \underline{7B2} \\
 11AC
 \end{array}$$

Se procedează asemănător și la scădere:

$$\begin{array}{r}
 X = B21H \\
 Y = 14H \\
 \hline
 B21 - \\
 \underline{14} \\
 B0D
 \end{array}
 \qquad
 \begin{array}{r}
 X = 767_8 \\
 Y = 665_8 \\
 \hline
 111 \\
 \swarrow \swarrow \swarrow \\
 767_8 + \\
 \underline{665_8} \\
 1654_8
 \end{array}$$

2.4 Reprezentarea numerelor fracționare

Reprezentarea are două părți: partea întreagă și partea fracționară.
Pentru partea fracționară ponderea va fi negativă.

$$D = \sum_{i=-n}^{p-1} d_i \cdot r^i$$

$$D = d_{p-1}d_{p-2}\dots d_1d_0, d_{-1}d_{-2}\dots d_{-n}$$

Exemplu:

$$100,111_2 = 1 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 + 1 \cdot 2^{-1} + 1 \cdot 2^{-2} + 1 \cdot 2^{-3} = 4 + 0,5 + 0,25 + 0,125 = 4,875_{10}$$

$$632,24_{10} = ?_2$$

$$632 = 1001111000$$

$$0,24 = 0 \cdot 2^{-1} + 0 \cdot 2^{-2} + 1 \cdot 2^{-3} + 1 \cdot 2^{-4} + 1 \cdot 2^{-5} + 1 \cdot 2^{-6}$$

Rezultă: $632,24_{10} = 1001111000,001111_2$

2.5 Reprezentarea numerelor negative

În activitatea cotidiană se folosește sistemul de reprezentare a numerelor prin modul și semn. Cu toate acestea, în majoritatea calculatoarelor se utilizează unul dintre sistemele de reprezentare prin complement a unui număr.

2.5.1 Reprezentarea prin modul și semn

În sistemul de reprezentare prin modul și semn, un număr apare sub forma unei valori precedate de un semn care arată dacă acea valoare este pozitivă sau negativă. Prin urmare, știm cum să interpretăm numerele zecimale +98, -57, +123,5 și -13 și mai știm că dacă un număr nu este precedat de nici un semn, este un număr pozitiv. Pentru zero sunt posibile două reprezentări: +0 și -0, însă ambele au aceeași valoare.

Sistemul de reprezentare prin modul și semn se aplică numerelor binare utilizând un bit excedentar, numit *bit de semn*. După tradiție, bitul cel mai din stânga (MSB) dintr-un șir de biți este considerat bit de semn (0 = plus, 1 = minus), iar biții următori reprezintă modulul.

Exemplu:

$$01010101_2 = +85_{10}$$

$$01111111_2 = +127_{10}$$

$$00000000_2 = +0_{10}$$

$$11010101_2 = -85_{10}$$

$$11111111_2 = -127_{10}$$

$$10000000_2 = -0_{10}$$

Un întreg de n biți, reprezentat prin modul și semn, aparține domeniul cuprins între $-(2^{n-1}-1)$ și $(2^{n-1}-1)$ cu cele două reprezentări posibile pentru zero.

Să presupunem că se vrea realizarea un circuit logic digital care să efectueze adunarea unor numere reprezentate prin modul și semn. Circuitul trebuie să examineze semnele termenilor pentru a putea decide cum să prelucreze modulele. Dacă semnele sunt identice, modulele trebuie adunate, iar rezultatul primește același semn. Dacă semnele sunt diferite, modulele trebuie comparate, cel mai mic se scade din cel mai mare, iar rezultatul primește semnul termenului cu modulul mai mare. Este mult mai simplu ca adunarea să se efectueze folosind reprezentarea numerelor prin complement. Poate că singurul avantaj al sistemului de reprezentare prin modul și semn este acela că, o dată ce am construit un circuit de adunare, este cât se poate de simplu să construim și

unul de scădere; este nevoie doar de schimbarea semnului scăzătorului și de adunarea lui la descăzut folosind circuitul de adunare.

2.5.2 Sisteme de reprezentare a unui număr prin complementul lui

În timp ce, în sistemul de reprezentare prin modul și semn, un număr se neagă prin schimbarea semnului, în sistemul de reprezentare a unui număr prin complementul lui, numărul se neagă prin calcularea complementului său conform sistemului care definește complementul. Calcularea complementului este o operație mai dificilă decât schimbarea semnului, însă două numere reprezentate prin complement pot fi adunate sau scăzute direct, fără a mai fi nevoie de explorarea semnelor și modulelor, ca în sistemul de reprezentare respectiv.

Reprezentarea prin complement față de bază

În sistemul de reprezentare prin complement față de bază, complementul unui număr de n cifre se obține scăzând numărul din r^n . Dacă numărul (fie el $D = d_{n-1}d_{n-2}\dots d_1d_0$) aparține intervalului dintre 1 și r^n-1 , prin scădere rezultă un alt număr cuprins între 1 și r^n-1 . Dacă D este 0, rezultatul scăderii este r^n , care are forma 100...00, numărul total de cifre fiind $n+1$. Dacă înlăturăm cifra de rang superior prin care se depășește numărul n de cifre, obținem 0. Prin urmare, reprezentarea lui zero într-un sistem de reprezentare prin complement față de bază este unică.

Din definiție, se pare că pentru calcularea complementului numărului D față de bază este necesară efectuarea unei scăderi. Scăderea poate fi însă evitată dacă scriem r^n sub forma $(r^n-1)+1$, iar r^n-D sub forma $((r^n-1)-D)+1$. De exemplu, 10000 este egal cu 9999+1. Dacă definim complementul cifrei d ca fiind $r-1-d$, atunci $(r^n-1)-D$ se obține prin calcularea complementelor cifrelor numărului D . Prin urmare, complementul față de bază al unui număr D se obține prin calcularea tuturor complementelor cifrelor numărului D , la care se adaugă 1. De exemplu, complementul față de 10 al numărului 1849 este $8150 + 1$ sau 8151.

Tabelul 2-2 prezintă complementele față de bază ale cifrelor din sistemele de numerație binar, octal, zecimal și hexazecimal.

Tabel 2-2 Complementele cifrelor

Cifra	Binar	Octal	Zecimal	Hexazecimal
0	1	7	9	F
1	0	6	8	E
2	-	5	7	D
3	-	4	6	C
4	-	3	5	B
5	-	2	4	A

6	-	1	3	9
7	-	0	2	8
8	-	-	1	7
9	-	-	0	6
A	-	-	-	5
B	-	-	-	4
C	-	-	-	3
D	-	-	-	2
E	-	-	-	1
F	-	-	-	0

Reprezentarea prin complement față de 2

În cazul numerelor binare, complementul față de bază este complementul față de 2. În sistemul binar, MSB al unui număr servește ca bit de semn; un număr este negativ dacă și numai dacă are MSB egal cu 1. Echivalentul zecimal al complementului față de 2 al unui număr binar se calculează la fel ca pentru numerele care nu sunt precedate de semn, cu excepția faptului că ponderea MSB este aici de -2^{n-1} , în loc de $+2^{n-1}$. Domeniul cărui îi aparțin reprezentările numerelor este cuprins între $-(-2^{n-1})$ și $+(-2^{n-1}-1)$. Iată, în continuare, câteva exemple pentru numere de 8 biți:

$$17_{10} = 00010001_2 \rightarrow 11101110 + \underline{1} \\ 11101111_2 = -17_{10}$$

$$-99_{10} = 10011101_2 \rightarrow 01100010 + \underline{1} \\ 01100011_2 = 99_{10}$$

$$119_{10} = 01110111_2 \rightarrow 10001000 + \underline{1} \\ 10001001_2 = -119_{10}$$

$$-127_{10} = 10000001_2 \rightarrow 01111110 + \underline{1} \\ 01111111_2 = 127_{10}$$

$$0_{10} = 00000000_2 \rightarrow 11111111 + \underline{1} \\ \underline{1} 00000000_2 = 0_{10}$$

$$-128_{10} = 10000000_2 \rightarrow 01111111 + \underline{1} \\ 10000000_2 = -128_{10}$$

Un transport provenit din poziția MSB apare într-un singur caz, marcat mai sus printr-o cifră subliniată. Ca în toate operațiile cu complement față de 2, bitul acela se ignoră, folosindu-se doar cei n biți de ordin inferior ai rezultatului.

În sistemul de reprezentare a numerelor prin complement față de 2, zero este considerat pozitiv deoarece bitul său de semn este 0. Întrucât în reprezentarea prin complementul față de 2, zero are o reprezentare unică, apare un număr negativ suplimentar, -2^{n-1} , care nu are un simetric pozitiv.

Putem converti un număr X , de n biți, reprezentat prin complementul său față de 2, într-un număr de m biți, însă trebuie procedat cu mare atenție. Dacă $m > n$, trebuie să adăugăm în stânga lui X un număr de $m-n$ biți identici cu bitul

de semn al lui X. Cu alte cuvinte, un număr pozitiv se completează cu zerouri, iar unul negativ cu cifre de 1; această operație se numește *extensie de semn*. Dacă $m < n$, îndepărtăm $n-m$ biți din pozițiile din stânga ale lui X; rezultatul obținut este corect numai dacă biții înlăturați sunt identici cu bitul de semn al rezultatului.

Majoritatea calculatoarelor și a aparatelor digitale folosesc pentru numerele negative sistemul de reprezentare prin complementul față de 2.

Reprezentarea prin complementul redus față de bază

În sistemul de reprezentare prin complementul redus față de bază, complementul unui număr D, de n cifre, se obține scăzând numărul din $r^n - 1$. Acest lucru se poate realiza prin calcularea complementului fiecărei cifre a numărului D fără a aduna 1, cum se proceda la calcularea complementului față de bază.

Reprezentarea prin complementul față de șir de 1

În sistemul binar, reprezentarea prin complementul redus față de bază înseamnă *complementarea față de un șir de 1*. Ca și în cazul complementului față de 2, bitul cel mai semnificativ reprezintă semnul: 0 pentru numere pozitive și 1 pentru numere negative. Există, prin urmare două reprezentări ale numărului zero, una pozitivă (00...00) și una negativă (11...11). Numerele pozitive sunt reprezentate identic atât în complementarea față de 2, cât și în complementarea față de șir de 1. Reprezentările numerelor negative diferă însă printr-un 1. Ponderea bitului cel mai semnificativ nu mai este, în complementarea față de șir de 1, -2^{n-1} , ci $-(2^{n-1}-1)$. Domeniul de reprezentare a numerelor este cuprins între $-(2^{n-1}-1)$ și $+(2^{n-1}-1)$.

Exemple:

$$17_{10} = 00010001_2 \rightarrow 11101110_2 = -17_{10}$$

$$119_{10} = 01110111_2 \rightarrow 10001000_2 = -119_{10}$$

$$-99_{10} = 10011100_2 \rightarrow 01100011_2 = 99_{10}$$

$$-127_{10} = 10000000_2 \rightarrow 01111111_2 = 127_{10}$$

Principalele avantaje ale sistemului de complementare față de șir de 1 sunt simetria și simplitatea calculelor. Circuitul sumator pentru reprezentate prin complementare față de șir de 1 este însă mai complicat decât în cazul folosirii complementului față de 2. De asemenea, circuitele detectoare de zero care lucrează cu numere complementate față de un șir de 1 trebuie să verifice ambele reprezentări ale lui zero, fie să efectueze conversia 11...11 în 00...00.

2.5.3 Reprezentarea cu exces

Într-adevăr, numărul de sisteme de reprezentare a numerelor negative este excesiv de mare. În reprezentarea cu exces de B , un șir de m biți, a cărui valoare întreagă, neprecedată de semn, este M ($0 \leq M \leq 2^m$), reprezintă întregul precedat de semn $M-B$, unde B poartă denumirea de *pol* al sistemului de numerație.

De exemplu, într-un sistem de reprezentare cu exces de 2^{m-1} se poate reprezenta orice număr X din domeniul cuprins între -2^{m-1} și $2^{m-1}-1$ prin reprezentarea binară, cu m biți, a numărului $X+2^{m-1}$ (care este întotdeauna negativ și mai mic decât 2^m). În acest caz, domeniul de reprezentare este același ca pentru numerele reprezentate prin complementul față de 2, cu m biți. De fapt, reprezentarea oricărui număr în ambele sisteme este identică, excepție făcând biții de semn, care sunt întotdeauna diferiți. (Afirmația este valabilă doar pentru polul 2^{m-1}).

Reprezentările cu exces se folosesc cel mai frecvent în sistemele de numerație cu virgulă mobilă.

2.6 Adunarea și scăderea complementelor față de 2

2.6.1 Reguli de adunare

Tabelul 2-3, ce conține cifrele zecimale și echivalentele acestora în alte sisteme de numerație, pune în evidență motivul pentru care complementul față de 2 este preferabil pentru efectuarea operațiilor aritmetice. Pornind de la 1000_2 (-8_{10}) și parcurgând crescător șirul de numere, observăm că fiecare complement față de 2 al unui număr, până la 0111_2 ($+7_{10}$), se obține din cel precedent prin adăugarea unui 1, ignorând transportul dincolo de bitul din poziția a patra. Nu putem spune același lucru despre reprezentările prin modul precedat de semn și prin complementare față de șir de 1. Întrucât adunarea obișnuită este doar o extensie a numărării, numerele reprezentate prin complementul față de 2 se pot aduna conform metodei obișnuite din binar, ignorând eventualul transport dincolo de MSB. Rezultatul adunării va fi întotdeauna corect atâta timp cât nu este depășit domeniul sistemului de numerație. Afirmările de mai sus sunt susținute de exemplele următoare de adunare în zecimal și de corespondențele lor de 4 biți în complement față de 2.

Tabel 2-3 Cifre zecimale și echivalentele lor de 4 biți

Zecimal	Complement față de 2	Complementare față de șir de 1	Modul și semn	Cu exces de 2^{m-1}
-8	1000	-	-	0000
-7	1001	1000	1111	0001
-6	1010	1001	1110	0010

-5	1011	1010	1101	0011
-4	1100	1011	1100	0100
-3	1101	1100	1011	0101
-2	1110	1101	1010	0110
-1	1111	1110	1001	0111
0	0000	1111 sau 0000	1000sau 0000	1000
1	0001	0001	0010	1001
2	0010	0010	0011	1010
3	0011	0011	0100	1011
4	0100	0100	0101	1100
5	0101	0101	0110	1101
6	0110	0110	0111	1110
7	0111	0111	0010	1111

2.6.2 Depășirea

Dacă rezultatul unei adunări depășește domeniul sistemului de numerație, se spune că are loc o depășire (*overflow*). Adunarea a două numere de semne diferite nu va produce niciodată o depășire, spre deosebire de adunarea a două numere cu același semn, așa cum dovedesc și exemplele următoare:

$$\begin{array}{r}
 -3 + \quad 1101 + \\
 \underline{-6} \quad \underline{1010} \\
 -9 \quad 10111 = +7
 \end{array}
 \qquad
 \begin{array}{r}
 +5 + \quad 0101 + \\
 \underline{+6} \quad \underline{0110} \\
 +11 \quad 1011 = -5
 \end{array}$$

$$\begin{array}{r}
 -8 + \quad 1000 + \\
 \underline{-8} \quad \underline{1000} \\
 -16 \quad 10000 = +0
 \end{array}
 \qquad
 \begin{array}{r}
 +7 + \quad 0111 + \\
 \underline{+7} \quad \underline{0111} \\
 +14 \quad 1110 = -2
 \end{array}$$

Din fericire există o regulă simplă prin care se poate verifica dacă adunarea a generat o depășire: „În urma adunării are loc o depășire dacă termenii sunt de același semn, iar suma are semnul opus.”

Acest enunț este exprimat uneori în funcție de transporturile rezultate în operația de adunare: „Depășirea are loc dacă biții c_{in} , de transport către bitul de semn, și c_{out} , de transport de la bitul de semn, sunt diferiți.”

2.6.3 Reguli de scădere

Numerele reprezentate prin complement față de 2 se pot scădea la fel ca orice numere binare neprecedate de semn, și în acest caz putând fi formulate niște reguli referitoare la depășire. Oricum, majoritatea circuitelor de efectuare a scăderii ce lucrează cu numere reprezentate în complement față de 2 nu aplică o metodă directă de scădere. De cele mai multe ori, scăzătorul se neagă prin calcularea complementului lui față de 2, apoi se adună la descăzut conform regulilor de adunare.

Negarea scăzătorului și adunarea lui la descăzut se pot realiza printr-o singură operație, astfel: se calculează complementul bit cu bit al scăzătorului și rezultatul se adună la descăzut cu un transport inițial (c_{in}) egal cu 1, în loc de 0. Iată câteva exemple:

+4 –	0100 –	$1 - c_{in}$	+3 –	0011 –	$1 - c_{in}$
<u>+3</u>	<u>0011</u>	0100 +	<u>+4</u>	<u>0100</u>	0011 +
+1		1 0001	- 1		1011
					1111
+3 –	0011 –	$1 - c_{in}$	-3 –	1101 –	$1 - c_{in}$
<u>- 4</u>	<u>1100</u>	0011 +	<u>-4</u>	<u>1100</u>	1101 +
+7		0111	+1		0011
					1 0001

În cazul scăderii, depășirea se detectează prin examinarea semnelor descăzutului și *complementului* scăzătorului, aplicând aceleași reguli ca pentru adunare. Sau, dacă folosim metoda din exemplele precedente, se examinează transporturile către și de la bitul de semn, neconcordanța semnelor lor traducându-se prin producerea unei depășiri, tot ca la adunare.

Încercarea de a nega numărul negativ pentru care nu există un simetric pozitiv are ca efect generarea unei depășiri, după regulile de mai sus, când adăugăm un 1 pentru a obține complementul:

$$\begin{array}{r}
 -(-8) = -1000 = 0111 + \\
 \quad \quad \quad \underline{0001} \\
 \quad \quad \quad 1000 = -8
 \end{array}$$

Acest număr poate fi însă folosit în adunări și scăderi atâta timp cât rezultatul final nu depășește domeniul de reprezentare a operanzilor:

+4 +	0100 +	$1 - c_{in}$	- 3 –	1101 –	$1 - c_{in}$
<u>- 8</u>	<u>1000</u>	1101 +	<u>- 8</u>	<u>1000</u>	0111
- 4	1100		+5		1 0101

În concluzie, la adunarea numerelor neprecedate de semn, apariția unui transport sau a unui împrumut relative la poziția bitului celui mai semnificativ indică faptul că rezultatul se situează în afara domeniului. În cazul adunării complementelor față de 2, condiția de depășire este cea care arată dacă rezultatul nu se încadrează în domeniu. La adunarea numerelor precedate de semn, transportul dintre poziția bitului celui mai semnificativ nu constituie un indiciu, în sensul că depășirea se poate produce sau nu, indiferent dacă apare sau nu un transport.

2.7 Înmulțirea în binar

Am învățat să efectuăm înmulțirea prin adunarea decalată a produselor dintre deînmulțit și fiecare dintre cifrele înmulțitorului. Aceeași metodă poate fi utilizată pentru calcularea produsului a două numere binare neprecedate de semn. Calcularea produselor dintre deînmulțit și fiecare cifră a înmulțitorului este banală, întrucât cifrele înmulțitorului sunt doar 0 și 1.

Exemplu:

11 ×	1011 ×	deînmulțit
<u>13</u>	<u>1101</u>	înmulțitor
33	1011	
<u>11</u>	0000	
143	1011	
	<u>1011</u>	produse parțiale decalate
	10001111	produs

În loc de a calcula toate produsele decalate și de a le aduna ulterior, în sistemele digitale este mai convenabil ca fiecare dintre acestea să fie adăugat, pe măsură ce este calculat, la *valoarea curentă a produsului*.

Aplicând metoda aceasta exemplului anterior, pentru numerele de 4 biți sunt necesare patru adunări la valoarea curentă a produsului:

11 ×	1011 ×	deînmulțit
13	<u>1101</u>	înmulțitor
	0000	valoare curentă
	<u>1011</u>	produs parțial decalat
	01011	valoare curentă
	<u>0000</u> ↓	produs parțial decalat
	001011	valoare curentă
	<u>1011</u> ↓↓	produs parțial decalat
	0110111	valoare curentă
	<u>1011</u> ↓↓↓	produs parțial decalat

10001111 produs

În general, la înmulțirea unui număr de n biți cu unul de m biți, pentru reprezentarea produsului sunt necesari maximum $n + m$ biți.

Înmulțirea numerelor precedate de semn se poate efectua înmulțind numerele neprecedate de semn și respectând regula semnelor: se înmulțesc modulele fără a lua în considerație semnele lor și se atribuie produsului semnul plus dacă factorii au același semn și minus dacă au semne diferite. Metoda aceasta este foarte convenabilă în reprezentarea prin modul și semn, întrucât cele două entități sunt exprimate separat.

În sistemul de reprezentare prin complement față de 2, înmulțirea se poate efectua printr-o succesiune de adunări, în acest sistem, a produselor parțiale decalate, cu excepția ultimei etape, când produsul parțial rezultat din înmulțirea cu MSB trebuie negat înainte de a fi adunat la valoarea curentă a produsului. Reluăm, în continuare exemplul precedent, de data aceasta considerând că deînmulțitul și înmulțitorul sunt numere reprezentate prin complement față de 2:

$$\begin{array}{r} -5 \times \qquad 1011 \times \\ \underline{-3} \qquad \underline{1101} \\ \qquad 00000 \\ \qquad \underline{11011} \\ \qquad 111011 \\ \qquad \underline{00000} \downarrow \\ \qquad 1111011 \\ \qquad \underline{11011} \downarrow \downarrow \\ \qquad 11100111 \\ \qquad \underline{00101} \downarrow \downarrow \downarrow \\ \qquad 00001111 \end{array}$$

La determinarea MSB este necesară multă atenție deoarece în fiecare etapă se adaugă câte un bit semnificativ, iar numerele cu care se lucrează sunt precedate de semn. Din această cauză, înainte de a aduna un nou produs parțial decalat la valoarea curentă, de k biți, a produsului, trebuie să le exprimăm pe ambele prin $k + 1$ biți semnificativi prin extensie de semn, așa cum arată cifrele cursive din exemplu. Fiecare dintre sumele rezultate are $k + 1$ biți; orice transport dinspre poziția MSB al sumei de $k + 1$ biți se ignoră.

2.8 Împărțirea în binar

Cel mai simplu algoritm de împărțire în binar are la bază metoda de scădere decalată învățată în clasele primare.

Metodele de împărțire în binar sunt complementare metodelor de înmulțire în binar. Pentru un algoritm de împărțire obișnuit sunt necesare un deîmpărțit de $n + m$ biți și un împărțitor de n biți, obținându-se un cât de m biți și un rest de n biți. La împărțire se consideră că se produce o *depășire* dacă împărțitorul este 0 sau dacă pentru exprimarea câtului sunt necesari mai mult de m biți. Pentru majoritatea circuitelor de împărțire din calculatoare, $n = m$.

Împărțirea numerelor precedate de semn se realizează efectuând împărțirea numerelor neprecedate de semn și aplicând regula semnelor. Restul trebuie să aibă același semn ca deîmpărțitul. Ca și în cazul înmulțirii, există metode speciale de a efectua împărțirea unor numere exprimate prin complement față de 2; asemenea metode sunt frecvent utilizate de circuitele de împărțire din calculatoare.

2.9 Codarea binară a numerelor zecimale

Deși numerele binare sunt cele mai adecvate pentru calculele ce trebuie efectuate intern de către sistemele digitale, majoritatea oamenilor preferă să lucreze cu numere zecimale. Din această cauză, interfețele cu exteriorul ale sistemelor digitale trebuie să preia și să afișeze valori zecimale.

Folosirea sistemului zecimal de către utilizatorii umani nu poate afecta principiul de bază al circuitelor digitale, care prelucrează semnale ce pot avea una din cele două stări desemnate prin 0 sau 1. Prin urmare un număr zecimal se reprezintă în sistem digital printr-un șir de biți.

O mulțime formată din șiruri de n biți, în care fiecare șir de biți reprezintă un element sau număr, se numește *cod*. O combinație determinată de valori a n biți se numește *cuvânt de cod*. Între valorile biților unui cuvânt de cod și elementul pe care acesta îl reprezintă poate exista o relație matematică sau nu. Mai mult, nu e obligatoriu ca un cod constituit din șirul de n biți să conțină 2^n cuvinte de cod diferite.

Pentru reprezentarea celor zece cifre ale sistemului zecimal sunt necesari minim 4 biți. Există milioane de moduri în care să se exprime cele zece cuvinte de cod de câte 4 biți, unele dintre cele mai utilizate coduri zecimale fiind prezentate în tabelul 2-4.

Cel mai "natural" cod zecimal este, probabil codul BCD (binary-coded decimal; sau ZCB – zecimal codat binar), care reprezintă cifrele de la 0 la 9 prin cuvinte de 4 biți, neprecedate de semn, de la 0000 la 1001.

Tabel 2-4 Coduri de numere zecimale

Cifra zecimală	BCD (8421)	2421	Cu exces de 3	Bicvinar	1 di 10
0	0000	0000	0011	0100001	1000000000
1	0001	0001	0100	0100010	0100000000
2	0010	0010	0101	0100100	0010000000

3	0011	0011	0110	0101000	0001000000
4	0100	0100	0111	0110000	0000100000
5	0101	1011	1000	1000001	0000010000
6	0110	1100	1001	1000010	0000001000
7	0111	1101	1010	1000100	0000000100
8	1000	1110	1011	1001000	0000000010
9	1001	1111	1100	1010000	0000000001

Conversiile între reprezentările în BCD și în zecimal se efectuează banal, înlocuindu-se direct fiecare cifră zecimală cu câte un cuvânt de 4 biți.

Unele programe de calculator lucrează cu grupe de câte două cifre zecimale, asociindu-le cuvinte de 8 biți, în reprezentare BCD compactată. În acest mod, un octet acoperă valorile 0...99, spre deosebire de domeniul 0...255, acoperit de un cod binar obișnuit. Numerele pot fi reprezentate în BCD prin cuvinte de orice lungime, folosindu-se câte un octet pentru fiecare combinație de două cifre.

Ca și în binar, în BCD există mai multe moduri de reprezentare a numerelor negative. Numerele cu semn prezintă în BCD un bit suplimentar, pentru semn. Sunt larg utilizate reprezentarea prin modul și semn (codarea semnelor se face arbitrar), cât și cea prin complement față de 10 (0000 = minus, 1001 = plus).

Adunarea cifrelor în BCD este similară cu adunarea numerelor binare pe 4 biți, fără semn, cu excepția faptului că este necesară o corecție dacă rezultatul depășește 1001. Corecția se face prin adunarea cifrei 6 (0110).

Exemple:

5	0101	8	1000	4	0100
<u>+9</u>	<u>+1001</u>	<u>+8</u>	<u>+1000</u>	<u>+5</u>	<u>+0101</u>
14	1110	16	10000	9	1001
	<u>+0110</u> - corecție		<u>+0110</u> - corecție		
10+4	10100	10+6	10110		

BCD este un *cod ponderat*, deoarece fiecare cifră zecimală se poate calcula pornind de la cuvântul de cod și atribuind câte o pondere fixă fiecărui bit al cuvântului de cod. În codul BCD, ponderile biților sunt, respectiv, 8, 4, 2, și 1, codul mai fiind denumit și *cod 8421*.

Codul 2421 din tabelul 2-4, atribuie biților alte ponderi. Acest cod are avantajul că este *autocomplementar*, adică un cuvânt de cod atribuit oricărei cifre reprezentate prin complement față de șir de 9 se poate obține prin complementarea față de șir de 1 a cuvântului de cod ce desemnează acea cifră.

Codul exces de 3 este tot un cod autocomplementar, dar nu este un cod ponderat. Un cuvânt de cod se obține prin adunarea cuvântului corespunzător din BCD cu 0011₂.

Codul bicvinar prezentat în tabelul 2-4 este un cod care utilizează 7 biți. Primii 2 biți ai cuvântului de cod indică în care dintre intervalele 0...4 și 5...9 se încadrează numărul, iar următorii 5 biți indică poziția pe care se afle numărul, în intervalul selectat. Unul din avantajele acestui cod este proprietatea de detectare a erorilor.

Codul 1 din 10 este modalitatea de codare a cifrelor zecimale cea mai puțin compactă, utilizând 10 din cele 1024 de cuvinte de cod pe 10 biți posibile.

2.10 Codul Gray

Acest cod prezintă avantajul modificării unui singur bit între două cuvinte de cod succesive.

În tabelul 2-5 este prezentat un cod Gray pe 3 biți și modul de formare al acestuia, între cuvintele de cod succesive existând diferență de un singur bit.

Tabel 2-5 Reprezentarea numerelor în cod Gray

Nr. zecimal	Cod Gray	Cod binar
0	000	000
1	001	001
2	011	010
3	010	011
4	110	100
5	111	101
6	101	110
7	100	111

Există două moduri de a constitui un cod Gray. Prima metodă se bazează pe faptul că acest cod este *reflectant*, el putând fi definit recursiv după următoarele reguli:

- Un cod Gray de un bit are două cuvinte de cod: 0 și 1.
- Primele 2^n cuvinte de cod ale unui cod Gray de $n+1$ biți se formează din cuvintele de cod ale unui cod Gray de n biți, în aceeași ordine, prin adăugarea în față a unui 0.
- Ultimele 2^n cuvinte ale unui cod Gray de $n+1$ biți se formează din cuvintele de cod ale unui cod gray de n biți, ordonate invers, prin adăugarea în față a unui 1.

Pentru a construi un cod Gray de n biți prin această metodă, este necesar să construim toate codurile Gray cu un număr de biți mai mic ca n .

Prin cea de-a doua metodă, cuvintele de cod ale unui cod Gray de n biți se pot deduce direct din cuvintele de cod corespunzătoare codului binar pe n biți:

- Biții cuvintelor de cod ale codurilor binar sau Gray de n biți se numerotează de la 0 la $n-1$, de la dreapta la stânga.
- Bitul i al cuvântului de cod Gray are valoarea 0 dacă biții i și $i+1$ ai cuvântului de cod binar corespunzător sunt identici, în caz contrar valoarea bitului i este 1; (dacă $i+1=n$, atunci bitul n al cuvântului de cod binar se consideră 0).

2.11 Coduri de caractere

Un șir de biți nu trebuie să reprezinte neapărat un număr, majoritatea informațiilor prelucrate de un calculator fiind de natură numerică. Cel mai comun tip de date numerice este tipul *text*, adică șiruri de caractere aparținând unui set de caractere. Fiecare caracter este reprezentat în calculator ca un șir de biți, conform unei convenții de reprezentare.

Codul de caractere cel mai cunoscut și utilizat este codul ASCII (American Standard Code for Information Interchange). Fiecare caracter este reprezentat pe 7 biți obținându-se în total 128 de caractere diferite.

2.12 Coduri pentru transmisia și stocarea datelor seriale

Există două moduri de stocare și de transmisie a datelor numerice: în format paralel sau în format serial.

În transmisia paralelă de date, pentru fiecare poziție de bit este necesară o linie de transmisie separată a semnalului. În cazul stocării paralele a semnalului toți biții unui cuvânt pot fi citați sau scriși simultan. Utilizarea formatelor paralele nu este rentabilă în anumite aplicații. Spre exemplu, stocarea paralelă a octeților de date pe un disc magnetic ar necesita opt capete de citire/scriere, iar în rețelele telefonice, transmisia paralelă a octeților de date ar implica instalarea a opt linii telefonice.




Figura 2-1 Concepte fundamentale ale transmisiei de date seriale

Formatele seriale permit transmiterea și stocarea datelor bit după bit, reducând prețul sistemelor pentru numeroase aplicații. Așa cum se poate observa în figura 2-1, pentru transmisia și refacerea unui flux de date seriale sunt necesare minimum trei semnale: un semnal de tact pentru definirea celulelor de bit, un semnal de sincronizare pentru definirea limitelor unui cuvânt și datele seriale propriu-zise.

În numeroase aplicații, nu este totuși rentabilă transmiterea a trei semnale separate (exemplu: liniile telefonice sau capetele de citire/scriere). Aceste sisteme folosesc de obicei un singur flux de date seriale format dintr-o combinație a celor trei semnale, iar pentru refacerea la recepție a informațiilor de tact și de sincronizare se utilizează circuite analogice și digitale foarte sofisticate.

În figura 2-2 sunt prezentate câteva dintre cele mai folosite codurile de transmisie serială, cel mai mult folosite.




Figura 2-2 Coduri pentru date seriale larg utilizate

Codul *Non-Return-to-Zero* (NRZ – fără revenire la zero) este cea mai simplă și mai fiabilă metodă de codare pentru transmisiile la mică distanță. Fiecare valoare de bit este transmisă pe linie pe întreaga celulă de bit. Dezavantajul este că semnalul de date trebuie să fie însoțit și de un semnal de tact, pentru definirea celulelor de bit și pentru a se putea refăce corect informația la recepție.

Codul *Non-Return-to-Zero Invert-at-1s* (NRZI – fără revenire la zero cu inversare la 1) elimină această deficiență, semnalul de tact putând fi refăcut la recepție de un circuit specializat DPLL – *Digital Phase-Locked Loop* (buclă digitală de urmărire a fazei).

Codul *Return-to-Zero* (RZ – cu revenire la zero) este asemănător codului NRZ cu excepția faptului că nivelul corespunzător unui bit 1 se transmite numai pe o fracțiune din perioada bitului (de obicei 1/2).

Codul *Bipolar Return-to-Zero* (BPRZ – bipolar cu revenire la zero) este asemănător cu codul RZ, însă transmisia se face pe trei niveluri de semnal, biții de 1 fiind transmiși alternativ ca +1 și -1.

În ceea ce privește codul *Manchester (bifazic)*, fiecare bit (0 sau 1) este caracterizat de o tranziție de fază: bitul de 0 este codat ca o tranziție de la 0 la 1 la mijlocul unei celule de bit, iar bitul de 1 este codat ca o tranziție de la 1 la 0 la mijlocul celulei de bit.

În continuare mai amintim câteva tipuri de coduri nu mai puțin importante, dar asupra cărora nu ne vom opri pentru o discuție amănunțită:

- **Coduri de activare, de condiționare și de stare** (folosite în cazuri în care se comandă o acțiune, se semnalizează realizarea sau nerealizarea unei condiții sau se reprezintă starea curentă a echipamentelor).
- Cuburi n-dimensionale și distanțe.
- Coduri pentru detectarea și corectarea erorilor:
 - coduri detectoare de erori (ex.: coduri de paritate);
 - coduri corectoare de erori și detectoare de erori multiple;
 - coduri Hamming;
 - coduri cu control de redundanță ciclică (CRC);
 - coduri bidimensionale;
 - coduri cu sumă de control;
 - coduri m din n.

3. Tehnologii de realizare a circuitelor digitale

În ciuda avalanșei publicitare, lumea în care trăim este analogică, nu digitală. Tensiunile, curenții și alte mărimi fizice din circuitele în funcțiune iau un număr infinit de valori, în funcție de dispozitivele concrete ce conțin acele circuite. Deoarece valorile reale variază continuu, putem utiliza o mărime fizică, de pildă, tensiunea semnalului dintr-un circuit, pentru a reprezenta un număr real (de exemplu, 3,14159265358979 volți reprezintă constanta matematică π cu precizia de 14 cifre zecimale).

Din păcate, mărimile fizice din circuitele reale nu sunt caracterizate de o bună stabilitate și precizie. Ele sunt influențate, printre altele, de toleranțele de fabricație, de temperatură, de tensiunea de alimentare, de radiațiile cosmice și de zgomotul generat de alte circuite. Dacă am folosi o tensiune analogică pentru a reprezenta numărul π , am observa că, în loc să fie o constantă matematică absolută, π variază cu 10% și chiar mai mult.

De asemenea, multe operații matematice și logice ar fi dificil și chiar imposibil de efectuat folosind mărimi analogice. Cu oarecare abilitate, este posibilă realizarea unui circuit analogic a cărui tensiune de ieșire să fie egală cu rădăcina pătrată a tensiunii de intrare, însă nimeni nu a construit vreodată un circuit analogic cu 100 de intrări și 100 de ieșiri, ale cărui tensiuni de ieșire să aibă aceleași valori ca tensiunile de intrare, însă ordonate crescător.

3.1 Semnale și porți logice

Logica digitală disimulează capcanele lumii analogice prin transformarea mulțimii infinite de valori reale și pot fi luate de mărimile fizice în două submulțimi cărora le corespund doar două valori numerice și valori logice posibile - 0 și 1. Ca urmare, circuitele care utilizează logica digitală pot fi analizate și proiectate pragmatic cu ajutorul algebrei și tabelor de comutație și prin alte mijloace abstracte de descriere a comportării într-un circuit a cifrelor 0 și 1.

O valoare logică, 0 sau 1, este denumită frecvent cifră binară sau bit. Dacă o aplicație necesită mai mult de două valori discrete și pot folosi biți suplimentari, cu o mulțime de n biți putând fi reprezentate 2^n valori diferite.

În tabelul 3-1 găsiți exemple de fenomene fizice cu ajutorul cărora se pot reprezenta biți în unele tehnologii digitale moderne (și nu prea). Cele mai multe fenomene prezintă o regiune de nedeterminare între stările de 0 și de 1 (cum ar fi

o tensiune de 1,8 V, o lumină slabă, un condensator încărcat puțin etc.). Această regiune de nedeterminare este necesară pentru ca stările de 0 și 1 să poată fi definite riguros și detectate totdeauna corect. Rezultatele pot fi alterate cu mai mare ușurință de către zgomot dacă limitele ce separă stările de 0 și de 1 sunt prea apropiate.

Când se referă la circuitele logice electronice, cum sunt CMOS și TTL, proiectanții de circuite digitale utilizează adesea, în loc de „0” și „1”, indicativele „L”, de la LOW (jos), și „H” de la HIGH (sus), fiindcă știi că este vorba de circuite reale, nu de mărimi abstracte:

- L (LOW) – Semnal cu valori cuprinse în domeniul valorilor algebrice mici, care sunt interpretate ca „0” logic.
- H (HIGH) – Semnal cu valori cuprinse în domeniul valorilor algebrice mari, care sunt interpretate ca „1” logic.

Remarcați că atribuirea valorilor 0 și 1 stărilor LOW și HIGH se face întrucâtva arbitrar. Atribuirea valorii 0 stării LOW și a valorii 1 stării HIGH pare ceva firesc și se numește logică pozitivă. Celălalt mod de atribuire, 1 pentru LOW și 0 pentru HIGH, este utilizat mai rar și se cheamă logică negativă.

Deoarece o singură valoare binară se reprezintă printr-o gamă largă de valori ale unei mărimi fizice, circuitele logice digitale sunt extrem de imune la variațiile parametrilor componentelor, la cele ale tensiunilor de alimentare și la zgomot. În plus, semnalele mai slabe pot fi regenerate cu ajutorul unor circuite de amplificare tampon, astfel că semnalele digitale pot fi transmise la orice distanță fără ca informația conținută de ele să se piardă. De exemplu, un amplificator tampon în logica CMOS transformă orice tensiune de intrare HIGH într-o tensiune de ieșire de aproximativ 5,0 V și orice tensiune de intrare LOW într-o tensiune de ieșire de aproximativ 0,0 V.

Tabel 3-1 Stări fizice care pot reprezenta biți în diverse logici de calcul și tehnologii de memorare

Starea și reprezintă un bit		
Tehnologia	„0”	„1”
Logica pneumatică	Fluid la presiune joasă	Fluid la presiune înaltă
Logica de rele	Circuit deschis	Circuit închis
Logica metal-oxid-semiconductor	0 – 1,5 V	3,5 – 5,0 V
Logica tranzistor-tranzistor (TTL)	0 – 0,8V	2,0 – 5,0 V
Fibre optice	Întuneric	Lumină
Memorie dinamică	Condensator descărcat	Condensator încărcat
Memorie nevolatilă anulabilă	Electroni blocați	Electroni eliberați
Memorie bipolară cu acces numai pentru citire	Siguranță arsă	Siguranță intactă
Memorie cu bule magnetite	Absența bulelor magnetite	Prezența bulelor magnetite
Benzi și discuri magnetite	Flux orientat către „nord”	Flux orientat către „sud”
Memorie polimerică	Moleculă în starea A	Moleculă în starea B

Disc compact (CD) cu acces numai pentru citire	Pit-uri absente	Pit-uri prezente
Disc compact (CD) reînregistrabil	Emulsie în stare cristalină	Emulsie în stare necristalină

Un circuit logic poate fi reprezentat, cu minimum de detalii, ca o simplă „cutie neagră” cu un anumit număr de intrări și ieșiri. De exemplu, în fig. 3-1 apare un circuit logic cu trei intrări și o ieșire. Dar această reprezentare nu descrie modul în care circuitul răspunde la semnalele de intrare.



Figura 3-1 Reprezentarea printr-o cutie neagră a unui circuit cu trei intrări și o ieșire

Pentru a proiecta circuite electronice sunt însă necesare numeroase informații care să descrie cu precizie comportarea unui circuit din punct de vedere electric. Dar, întrucât se poate considera că semnalele de la intrările unui circuit logic iau doar valorile discrete 0 și 1, funcționarea „logică” a circuitului poate fi descrisă printr-un tabel care nu ține seama de aspectele de natură electrică, menționând numai valorile discrete 0 și 1.

Tabel 3-2 Tabelul de adevăr pentru un circuit logic combinational

X	Y	Z	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Un circuit logic ale cărui semnale de ieșire depind numai de semnalele de intrare curente se numește **circuit combinational**. Funcționarea unui asemenea circuit se descrie printr-un **tabel de adevăr**, în care apar toate combinațiile de semnale de intrare și valoarea semnalului (semnalelor) de ieșire și rezultă pentru fiecare combinație de intrare. Tabelul 3-2 este tabelul de adevăr al unui circuit logic cu trei semnale de intrare, X, Y și Z, și o singură ieșire, F.

Un circuit cu capacitate de memorare, ale cărui semnale de ieșire depind de semnalul de intrare curent și de valorile anterioare ale semnalului de intrare, se numește **circuit secvențial**. Comportarea unui asemenea circuit poate fi

descrișă printr-un **tabel de stări**, în care se precizează valoarea semnalului de ieșire și starea următoare în funcție de starea curentă și de semnalul de intrare curent.

Pentru realizarea oricărui circuit digital logic combinațional se pot folosi numai trei funcții logice de bază: **AND** (ȘI), **OR** (ȘI) și **NOT** (NU). În fig. 3-2 găsiți tabelele de adevăr și simbolurile „porților” logice care realizează aceste funcții. Simbolurile și tabelele de adevăr ale funcțiilor **AND** și **OR** pot fi adaptate pentru porți cu orice număr de intrări. Funcțiile porților pot fi descrise cu ușurință în cuvinte:

- *poartă AND* are ieșirea 1 dacă și numai dacă toate intrările sale sunt 1.
- *poartă OR* are ieșirea 1 dacă și numai dacă cel puțin una dintre intrările sale este 1.
- *poartă NOT*, numită, de obicei, *inversor*, produce la ieșire valoarea opusă valorii de la intrare.

Cerculețul de la ieșirea simbolului inversorului mai este numit *cerculeț inversor* și se folosește atât împreună cu acest simbol, cât și cu alte simboluri de porți, pentru a indica funcția de inversare.

Remarcați că, atunci când am definit funcțiile **AND** și **OR**, am precizat numai condițiile de intrare pentru care ieșirea este 1, deoarece, dacă ieșirea nu este 1, nu poate fi decât 0.




Figura 3-2 Elemente logice de bază: a) AND; b) OR; c) NOT (inversor)

Prin combinarea funcției logice **NOT** cu **AND**, respectiv cu **OR**, se obțin alte două funcții logice: **NAND** (ȘI-NU) și **NOR** (ȘI-NU). În fig. 3-3 sunt date tabelele de adevăr și simbolurile acestor porți; funcțiile lor sunt, de asemenea, ușor de descris în cuvinte:

- *O poartă NAND* are ieșirea invers decât o poartă **AND**, adică 0 dacă și numai dacă toate intrările sale sunt 1.
- *O poartă NOR* are ieșirea invers decât o poartă **OR**, adică 0 dacă și numai dacă cel puțin una dintre intrările sale este 1.

Ca și în cazul porților **AND** și **OR**, simbolurile și tabelele de adevăr ale porților **NAND** și **NOR** pot fi adaptate pentru orice număr de intrări.




Figura 3-3 Porți inversoare: a) NAND; b) NOR

În fig. 3-4 este reprezentat un circuit logic format din porți **AND**, **OR** și **NOT**, care funcționează conform tabelului de adevăr 3-2.




Figura 3-4 Circuit logic corespunzător tabelului de adevăr 3-2

Circuitele logice reale funcționează, de asemenea, în altă coordonată analogică - timpul. De exemplu, figura 3-5 prezintă o *diagramă temporală* care arată cum ar putea răspunde circuitul din fig. 3-4 când la intrarea lui se aplică anumite forme de undă variabile în timp. Diagrama temporală indică faptul că semnalele logice nu trec instantaneu din 0 în 1 și, de asemenea, că există o întârziere între o tranziție de la intrare și tranziția corespunzătoare de la ieșire.




Figura 3-5 Diagrama temporală a unui circuit logic

3.2 Familii de circuite logice

Există nenumărate moduri de a proiecta un circuit logic. Primele circuite logice cu comandă electrică, realizate de Bell Laboratories în anii 1930, aveau la bază releele. Pe la mijlocul deceniului al cincilea, primul calculator electronic digital - numit Eniac - folosea circuite logice construite cu tuburi cu vid.

Inventarea *diodei semiconductoare* și a *tranzistorului bipolar cu joncțiuni* a permis realizarea, spre sfârșitul anilor '50, a unor calculatoare mai mici, mai rapide și cu capacități mai mare. În anii '60, inventarea *circuitului integrat (CI)* a permis producerea pe un singur cip a mai multor diode, tranzistoare și a altor componente, iar calculatoarele au avut de câștigat din aceasta.

Tot anii 1960 au fost martorii apariției primelor familii de circuite logice integrate. O *familie de circuite logice* este constituită din diverse cipuri de circuite integrate care prezintă intrări, ieșiri și caracteristici interne similare, dar care îndeplinesc funcții logice diferite. Cipuri aparținând aceleiași familii pot fi interconectate în vederea obținerii oricărei funcții logice dorite. Pe de altă parte, este posibil ca unele cipuri din familii diferite să nu fie compatibile; ele pot folosi tensiuni de alimentare diferite și pot reprezenta valorile logice prin condiții de intrare și de ieșire diferite.

De cel mai mare succes s-a bucurat *familia de circuite logice cu tranzistoare bipolare* numită *logica tranzistor-tranzistor (TTL - transistor-transistor logic)*. Aparută în anii '60, TTL este, la ora actuală, o familie de familii de circuite logice compatibile între ele și deosebindu-se numai prin viteză, putere consumată și preț.

Cu zece ani înainte de inventarea tranzistorului bipolar cu joncțiuni fuseseră stabilite principiile de funcționare ale unui alt tip de tranzistor, numit *tranzistor cu efect de câmp metal-oxid-semiconductor (MOSFET)* și, mai simplu, *tranzistor MOS*.

Începând de la jumătatea deceniului '80-'90, progresele realizate în proiectarea circuitelor cu tehnologie MOS, în special a celor cu tehnologie *MOS complementară*, au îmbunătățit foarte mult performanțele și popularitatea acestora. Majoritatea covârșitoare a noilor circuite integrate la scară largă, cum sunt microprocesoarele și memoriile, folosesc tehnologia *CMOS*.

Logica CMOS este cea mai puternică tehnologie logică digitală de pe piață, dar și cea mai ușor de înțeles. Drept urmare a perioadei îndelungate de transformări ale industriei pentru a realiza trecerea de la TTL la CMOS, multe familii CMOS au fost concepute pentru a fi compatibile, într-o oarecare măsură, cu TTL.

3.3 Logica CMOS

3.3.1 Nivelurile logice CMOS

Elementele logice abstracte lucrează cu cifrele binare, 0 și 1, însă circuitele logice reale prelucrează semnale electrice, cum ar fi nivelurile de tensiune. Oricărui circuit logic (fie el electric sau neelectric) caracterizat de un parametru de circuit îi este caracteristic un domeniu de tensiuni și se interpretează ca 0 logic una dintre stările acestuia și cealaltă stare, care nu se suprapune peste prima, interpretată ca 1 logic.

Circuitele logice CMOS se alimentează, de obicei, cu tensiunea de 5 V. Asemenea circuite interpretează orice tensiune din domeniul 0 ... 1,5 V ca 0 logic, iar 1 logic fiind orice tensiune din domeniul 3,5 ... 5,0 V. Prin urmare, definirea nivelurilor LOW și HIGH pentru circuitele logice CMOS alimentate cu 5 V sunt cele ilustrate de fig. 3-6.




Figura 3-6 Nivelurile logice pentru circuitele CMOS uzuale

Tensiunile cuprinse între cele două domenii pot apărea numai în timpul tranzițiilor semnalelor și sunt interpretate ca valori logice nedeterminate (adică pot fi interpretate de circuite fie ca 0, fie ca 1). Circuitele CMOS alimentate cu tensiuni de alte valori, de exemplu 3,3 V și 2,7 V, au domeniile de valori împărțite în mod asemănător.

3.3.2 Tranzistoarele MOS

Modelul unui tranzistor MOS este cel al unui dispozitiv cu 3 terminale, care se comportă ca o rezistență comandată în tensiune. Așa cum sugerează figura 3-7, o tensiune de intrare aplicată unuia dintre terminale comandă rezistența dintre celelalte două terminale. În aplicațiile de logică digitală, tranzistoarele MOS sunt comandate astfel încât rezistența lor să fie ori foarte mare (și atunci tranzistorul este închis), ori foarte mică (tranzistorul fiind, în acest caz, deschis).





Figura 3-7 Tranzistorul MOS ca rezistență comandată în tensiune

Există două tipuri de tranzistoare MOS: cu canal n și cu canal p ; denumirile desemnează tipul de material semiconductor dintre terminalele rezistenței comandate. Simbolul utilizat în scheme pentru *tranzistoarele MOS cu canal n (NMOS)* este cel din fig. 3-8. Terminalele tranzistorului se numesc *poartă*, *sursă* și *drenă*. Drena se află, în mod normal, la o tensiune mai mare decât sursa.



Rezistență comandată în tensiune:


V_{gs} crește $\rightarrow R_{ds}$ scade

Notă: în mod normal $V_{gs} \geq 0$

Figura 3-8 Simbolul utilizat în scheme pentru un tranzistor MOS cu canal n (NMOS)

Tensiunea dintre poarta și sursa (V_{gs}) unui tranzistor NMOS este, în mod normal, foarte aproape de zero și pozitivă. Dacă $V_{gs} = 0$, rezistența drenă-sursă (R_d) este foarte mare, de cel puțin $1 \text{ M}\Omega$ ($10^6 \Omega$). Pe măsură ce mărim V_{gs} , (adică mărim tensiunea aplicată pe poartă), R_d , scade până la valori foarte mici, în jur de 10Ω și chiar mai mici, la unele dispozitive.

Simbolul utilizat în scheme pentru un *tranzistor MOS cu canal p (PMOS)* este cel din fig. 3-9. Funcționarea acestuia este similară cu cea a unui tranzistor NMOS, cu excepția faptului că, în mod normal, sursa se află la o tensiune mai mare decât drena, iar V_{gs} , este aproape zero și negativă. Când V_{gs} , este zero, rezistența dintre sursă și drenă (R_d) este foarte mare. Dacă scădem algebric V_{gs} , (adică micșorăm tensiunea aplicată pe poartă), R_d , scade până la o valoare foarte mică.



Rezistență comandată în tensiune:

V_{gs} scade $\rightarrow R_d$ scade

Notă: în mod normal $V_{gs} \leq 0$

Figura 3-9 Simbolul utilizat în scheme pentru un tranzistor MOS cu canal p (PMOS)

Poarta unui tranzistor MOS are impedanță foarte mare. Aceasta înseamnă că poarta este separată de sursă și drenă printr-un material izolator cu rezistență foarte mare. Cu toate acestea, tensiunea aplicată pe poartă creează un câmp electric capabil să amplifice și să diminueze intensitatea curentului dintre sursă și drenă. Acesta este „**efectul de câmp**” din denumirea „MOSFET”.

În ce privește curenții dintre poartă și sursă și dintre poartă și drenă, ei sunt aproape inexistenți, indiferent de valoarea tensiunii de poartă. Rezistențele dintre poartă și celelalte terminate ale dispozitivului au valori extrem de mari, cu mult peste 1 M Ω . Printr-o astfel de rezistență circulă un curent foarte slab, cu valoarea tipică mai mică de 1 μ A (10^{-6} A), numit *curent rezidual*.

3.3.3 Circuitul CMOS inversor de bază

Tranzistoarele NMOS și PMOS se utilizează împreună, în mod complementar, formând *logica CMOS*. Cel mai simplu circuit CMOS, inversorul logic, necesită câte un tranzistor din fiecare tip, conectate ca în fig. 3-10(a). Tensiunea sursei de alimentare, V_{DD} , se înscrie, tipic, în domeniul 2 ... 6 V și este fixată, în cele mai multe cazuri, la 5,0 V, pentru compatibilitate cu circuitele TTL.

Teoretic, funcționarea circuitului inversor CMOS poate fi caracterizată numai prin cele două stări specificate în tabelul din fig. 3-10(b):

1. V_{IN} este de 0,0 V. În acest caz, tranzistorul cu canal n din partea de jos, $T1$, este închis, întrucât are V_{gs} , egală cu 0, iar tranzistorul cu canal p din partea de sus, $T2$, este deschis, întrucât V_{gs} , aferentă lui are o valoare negativă mare (-5,0 V). Prin urmare, $T2$ prezintă doar o rezistență mică între terminalul conectat la sursa de alimentare (V_{DD} , +5,0 V) și terminalul de ieșire (V_{OUT}), tensiunea de ieșire fiind de 5,0 V.

2. V_{IN} este de 5,0 V. Acum, $T1$ este deschis, întrucât V_{gs} , aferentă lui are o valoare pozitivă mare (+5,0 V), iar $T2$ este închis, întrucât are V_{gs} , egală cu 0. În acest caz, $T1$ prezintă o rezistență mică între terminalul de ieșire și masă, tensiunea de ieșire fiind de 0V.

Modul de funcționare descris mai sus arată că acest circuit are un comportament clar de inversor logic, deoarece un semnal de intrare de 0 V produce la ieșire un semnal de 5 V și invers.

O altă metodă de a descrie funcționarea unui CMOS este utilizarea modelului cu întrerupătoare. După cum se observă în fig. 3-11(a), tranzistorul cu canal n (cel din partea de jos) este echivalat cu modelul unui întrerupător normal deschis, iar tranzistorul cu canal p (cel din partea de sus) - cu un întrerupător normal închis. Aplicarea unei tensiuni HIGH are ca efect comutarea fiecărui întrerupător în starea opusă celei normale, cum se observă în fig-11(b).




Figura 3-10 Inversor CMOS: (a) schema circuitului; (b) mobul de funcționare; (c) simbolul logic




Figura 3-11 Modelul cu întrerupătoare pentru inversorul CMOS: (a) intrare LOW; (b) intrare HIGH

Modelul cu întrerupătoare face posibilă desenarea circuitelor CMOS într-un mod în care funcția lor logică este pusă în evidență mai clar. După cum arată fig. 3-12, pentru tranzistoarele cu canal n și cu canal p se folosesc diferite simboluri, care scot în evidență comportarea lor logică. Tranzistorul cu canal n ($T1$) este deschis și curentul circulă între sursă și drenă dacă pe poartă se aplică o tensiune HIGH; acest lucru pare firesc. Tranzistorul cu canal p ($T2$) se comportă invers. El este deschis când tensiunea aplicată este LOW; cerculețul inversor reprezentat pe poartă indică funcționarea în sens invers a acestui tranzistor. În circuitele care au și funcții analogice (sau doar analogice) nu se folosesc aceste simboluri.




Figura 3-12 Funcționarea logică a inversorului CMOS

3.3.4 Porți CMOS NAND și NOR

Cu CMOS se pot construi atât porți **NAND**, cât și porți **NOR**. O poartă cu k intrări necesită k tranzistoare cu canal n și k tranzistoare cu canal p . În fig. 3-13 este reprezentată o poartă CMOS **NAND** cu două intrări. Dacă oricare dintre intrări este **LOW**, ieșirea porții **NAND** este conectată la V_{DD} printr-o impedanță mică, prin tranzistorul cu canal p corespunzător, care este deschis, iar calea către masă este blocată de către tranzistorul pereche, cu canal n , care este închis. Dacă ambele intrări sunt **HIGH**, calea către V_{DD} este blocată, iar ieșirea circuitului este conectată la masă printr-o impedanță mică. În fig. 3-14 apare modelul cu întrerupătoare care descrie funcționarea porții **NAND**.




Figura 3-13 Poartă CMOS NAND cu două intrări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic




Figura 3-14 Modelul cu întrerupătoare pentru o poartă CMOS NAND cu două intrări: (a) ambele intrări LOW; (b) o intrare HIGH; (c) ambele intrări HIGH

În fig. 3-15 este reprezentată o poartă CMOS NOR. Dacă ambele intrări sunt LOW, ieșirea porții este conectată la V_{DD} printr-o impedanță mică, prin tranzistoarele cu canal p, care sunt „deschise”, iar calea către masă este blocată de către tranzistoarele cu canal n, care sunt „închise”. Dacă oricare dintre intrări este HIGH, calea către V_{DD} este blocată, iar ieșirea este conectată la masă printr-o impedanță mică.




Figura 3-15 Poartă CMOS NOR cu două intrări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic

3.3.5 Fan-in

Numărul de intrări pe care le poate avea o poartă aparținând unei anumite familii de circuite logice este cunoscut sub denumirea, preluată din limba engleză, de *fan-in*. Porțile CMOS cu mai mult de două intrări se pot obține prin extinderea serie-paralel a schemelor din fig. 3-13 și 3-15 într-un mod corespunzător. De exemplu, în fig. 3-16 este prezentată o poartă CMOS NAND cu trei intrări.




Figura 3-16 Poartă CMOS NAND cu trei intrări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic

În principiu, se pot proiecta porți CMOS **NAND** și **NOR** cu un număr foarte mare de intrări. Practic însă, rezistențele de conducție ale tranzistoarelor conectate în serie, care și adună, limitează numărul de intrări al porților CMOS, de obicei la 4 pentru porțile **NOR** și la 6 pentru porțile **NAND**.

Pentru un număr mai mare de intrări, este posibil ca proiectantul circuitului să mărească dimensiunile fizice ale tranzistoarelor înseriate pentru a micșora rezistențele acestora și întârzierea la comutație corespunzătoare. În fig. 3-17 puteți vedea structura logică a unei porți CMOS **NAND** cu 8 intrări. Întârzierea totală introdusă de un **NAND** cu 4 intrări, un **NOR** cu 2 intrări și un inversor este, în mod normal, mai mică decât întârzierea introdusă de un circuit **NAND** cu 8 intrări la același nivel.




Figura 3-17 Schema logică echivalentă pentru o structură internă de poartă CMOS **NAND** cu 8 intrări

3.3.6 Porți neinversoare

În familia de circuite logice CMOS, precum și în alte familii, cele mai simple porți sunt inversoarele, urmate, ca nivel de complexitate, de porțile

NAND și **NOR**. Inversarea logică apare „de la sine” și, în mod normal, este imposibil de proiectat o poartă neinversoare cu mai puține tranzistoare decât una inversoare.

Etajele tampon neinversoare CMOS și porțile **AND** și **OR** se obțin prin conectarea unui inversor la ieșirea porților inversoare respective. De pildă, fig. 3-18 prezintă un etaj tampon neinversor, iar fig. 3-19, o poartă **AND**. Prin combinarea schemei din fig. 3-15(a) cu un inversor se obține o poartă **OR**.




Figura 3-18 Circuit tampon neinversor CMOS: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic




Figura 3-19 Poartă CMOS AND cu două intrări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic

3.3.7 Porți CMOS AND-OR-Inversor și OR-AND-Inversor

Circuitele CMOS pot realiza funcții logice cu două niveluri folosind un singur „nivel” de tranzistoare. De exemplu, circuitul CMOS din fig. 3-20(a) este o poartă **AND-OR-Inversor (AOI)** cu 2 cu 2 intrări. Tabelul funcției pentru acest circuit este cel din fig. (b), iar schema logică a funcției, implementată cu

porți **AND** și **NOR**, este dată în fig. 3-21. Circuitului i se pot adăuga și elimina tranzistoare pentru a obține o funcție **AOI** cu un alt număr de porți **AND** și cu un alt număr de intrări pe poartă **AND**.

Conținutul coloanelor $T1 \dots T8$ din fig. 3-20(b) depinde numai de semnalul de intrare aplicat pe poarta tranzistorului respectiv. Valorile din ultima coloană au fost obținute prin examinarea fiecărei combinații de intrare și stabilind dacă ȘI este conectată la V_{DD} și la masă prin tranzistoarele aflate în conducție pentru combinația de intrare respectivă. Nici un tranzistor din cele care realizează funcția ȘI nu este niciodată conectat atât la V_{DD} , cât și la masă, indiferent de combinația de intrare; o asemenea situație ar da la ieșire o valoare logică nedeterminată, aflată între LOW și HIGH, iar circuitul de ieșire ar consuma excesiv putere din cauza conexiunii de impedanță mică dintre V_{DD} și masă.




Figura 3-20 Poartă CMOS AND-OR-inversor: (a) schema circuitului; (b) tabelul de adevăr




Figura 3-21 Schema logică a unei porți CMOS AND-OR-inversor

Se poate proiecta, de asemenea, un circuit care să realizeze funcția **OR-AND-Inversor**. De exemplu, circuitul CMOS din fig. 3-22(a) este o poartă **OR-AND-inversor (OAI)** cu 2×2 intrări. Tabelul funcției pentru acest circuit este cel din fig. (b); valorile din fiecare coloană au fost stabilite prin același procedeu

ca pentru poarta CMOS **AOI**. Schema logică a funcției **OAI**, implementată cu porți **OR** și **NAND**, este dată în fig. 3-23.




Figura 3-22 Poartă CMOS OR-AND-inversor: (a) schema circuitului; (b) tabelul de adevăr




Figura 3-23 Schema logică a unei porți CMOS OR-AND-inversor

Viteza și alte caracteristici electrice ale porților CMOS **AOI** și **OAI** sunt comparabile aproximativ cu cele ale unei singure porți CMOS **NAND** sau **NOR**. În consecință, aceste porți sunt preferabile, deoarece realizează funcții logice cu două niveluri (**AND-OR** și **OR-AND**) introducând o întârziere corespunzătoare unui singur nivel.

3.4 Alte structuri CMOS de intrare și de ieșire

Proiectanții de circuite au adus nenumărate modificări circuitului CMOS de bază, pentru a realiza porți dedicate anumitor aplicații. Secțiunea de față descrie câteva dintre cele mai cunoscute variante de structuri CMOS de intrare și de ieșire.

3.4.1 Porți de transmisie

O pereche de tranzistoare, unul cu canal p și celalalt cu canal n , se pot conecta împreună pentru a forma un comutator comandat logic. Un asemenea circuit se numește **poarta de transmisie CMOS** și este prezentat în fig. 3-24.

O poartă de transmisie este concepută să funcționeze astfel încât semnalele de la intrarea sa, EN și EN_L, să aibă întotdeauna niveluri opuse. Când EN este HIGH și EN_L este LOW, între punctele A și B apare o conexiune de impedanță mică (cam de 2 ... 5 Ω). Când EN este LOW și EN_L este HIGH, conexiunea dintre punctele A și B se întrerupe.




Figura 3-24 Poartă de transmisie CMOS; Figura 3-25 Multiplexor cu două intrări realizat cu porți de transmisie CMOS

Când poarta de transmisie este activată, timpul de propagare de la A la B (sau invers) este foarte scurt. Datorită întârzierii reduse pe care o introduc și simplității conceptuale, porțile de transmisie sunt utilizate frecvent în structura internă a dispozitivelor CMOS integrate la scară largă, ca multiplexoarele și circuitele basculante. De exemplu, fig. 3-25 arată cum se pot folosi porțile de transmisie la realizarea unui multiplexor cu două intrări. Când S este LOW, intrarea X se conectează la ieșirea Z. Când S este HIGH, Y se conectează la Z.

3.4.2 Intrări cu trigger Schmitt

Un trigger Schmitt este un tip de circuit care utilizează o reacție internă pentru a deplasa pragul de comutație în funcție de sensul comutării de la intrare, de la LOW la HIGH sau de la HIGH la LOW.

De exemplu, în fig. 3-26, intrarea cu trigger Schmitt a unui inversor se află inițial la 0 V, adică într-o stare bine definită ca LOW. Atunci, ieșirea se află în starea HIGH, la aproape 5,0 V. Când tensiunea de intrare crește progresiv,

ieșirea nu va trece în LOW până când tensiunea de intrare nu va ajunge la aproximativ 2,9 V. Dar, după ce ieșirea a trecut în LOW, ea nu va mai reveni în HIGH până când tensiunea de intrare nu va scădea la aproximativ 2,1 V. Prin urmare, pragul de comutație pentru tranziții ascendente la intrare, notat cu V_{T+} este de aproximativ 2,9 V, iar pragul de comutație pentru tranziții de intrare descendente, notat cu V_{T-} , este de aproximativ 2,1 V.




Figura 3-26 Inversor cu trigger Schmitt: (a) caracteristica de transfer intrare-ieșire; (b) simbolul logic

Diferența dintre cele două praguri se cheamă *histeresis*. Inversorul cu trigger Schmitt prezintă un histeresis de aproximativ 0,8 V.




Figura 3-27 Funcționarea dispozitivului cu semnale de intrare cu tranziții lente: (a) semnal cu tranziții lente și zgomot suprapus; (b) semnal de ieșire al unui inversor obișnuit; (c) semnal de ieșire al unui inversor cu histeresis de 0,8 V

Comparativ, în fig. 3-27(a) avem un semnal de intrare cu timpi de creștere și de scădere de valoare mare, peste care se suprapune un zgomot de aproximativ 0,5 V. Răspunsul la zgomot al inversorului obișnuit este cel prezentat în fig. (b), cu multe comutări la ieșire, corespunzătoare tuturor depășirilor de prag de la intrare din cauza suprapunerii zgomotului. Însă, așa cum se vede în fig. (c), un inversor cu trigger Schmitt nu reacționează la zgomot deoarece histerezisul sau este mai mare decât amplitudinea zgomotului.

3.4.3 Ieșiri cu trei stări

Ieșirile logice au două stări normale, LOW și HIGH, corespunzătoare valorilor logice 0 și 1. Unele ieșiri prezintă însă și o a treia stare, care nu este câtuși de puțin o stare logică, numită *stare de înaltă impedanță*, **Hi-Z** sau *flotantă*. Într-o asemenea stare, ieșirea se comportă de parcă nici n-ar fi conectată cu restul circuitului, cu excepția prezenței unui curent rezidual slab care poate circula către sau dinspre borna de ieșire. Prin urmare, o ieșire se poate afla într-una dintre cele trei stări: 0 logic, 1 logic și Hi-Z.

Dispozitivele prevăzute cu astfel de ieșiri au o intrare suplimentară, numită, de obicei, „activarea ieșirii” (output enable) sau, dezactivarea „ieșirii” (output disable), pentru trecerea ieșirii (ieșirilor) dispozitivului în starea de înaltă impedanță.

În fig. 3-28(a) apare schema unui *circuit tampon CMOS cu trei stări*. Pentru simplificarea schemei, funcțiile interne **NAND**, **NOR** și inversoare au fost reprezentate prin simbolurile funcționale, nu prin circuitele cu tranzistoare; în realitate, ele utilizează în total 10 tranzistoare. Așa cum reiese din tabelul funcției, din fig. (b), când intrarea de activare (EN) este LOW, ambele tranzistoare de ieșire sunt închise, iar ieșirea se află în starea Hi-Z. În caz contrar, ieșirea se află într-una din stările HIGH sau LOW, după cum comandă intrarea „de date” A. În simbolurile logice ale circuitelor tampon și ale porților cu trei stări, intrarea de activare se reprezintă, de obicei, în partea superioară, ca în fig. (c).




Figura 3-28 Circuit tampon CMOS cu trei stări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic

În practică, circuitul de comandă pentru cele trei stări poate fi diferit față de cel prezentat aici, pentru a asigura comportarea dinamică dorită tranzistoarelor de ieșire în timpul tranzițiilor către și din starea Hi-Z.

3.4.4 Circuitele CMOS cu drenă în gol

Se spune că tranzistoarele cu canal p din structurile de ieșire CMOS efectuează o *comutare activă*, deoarece, practic, ele sunt cele ce determină creșterea tensiunii de ieșire în tranzițiile LOW-HIGH. Aceste tranzistoare nu se includ în porțile cu ieșiri cu drenă în gol, cum este poarta NAND din fig. 3-29(a). Drena tranzistorului cu canal n de deasupra nu este conectată intern, deci când ieșirea nu este în starea LOW, este „în gol”, cum arată fig. (b). Rombul subliniat din simbolul din fig. (c) se folosește uneori pentru a indica o ieșire cu drenă în gol. O configurație similară, numită „ieșire cu colectorul în gol”, se regăsește la familiile de circuite logice TTL.




Figura 3-29 Poartă CMOS NAND cu drenă în gol: (a) schema circuitului; (b) tabelul funcției; (c) simbolul logic

O ieșire cu drenă în gol necesită un *rezistor de forțare în HIGH* exterior pentru a asigura *comutarea pasivă* către nivelul HIGH. De exemplu, fig. 3-30 prezintă o poartă CMOS NAND cu drenă în gol, cu rezistorul de forțare în HIGH și cu sarcina comandată de ea.




Figura 3-30 Poartă CMOS NAND cu drenă în gol și sarcina comandată de ea

Pentru realizarea celei mai mari viteze posibile, rezistorul de forțare în HIGH aferent unei ieșiri cu drena în gol trebuie să aibă o valoare cât mai mică posibil; în acest mod, constanta de timp RC are valoarea minimă pentru tranzițiile LOW-HIGH (timpul de creștere). Însă valoarea rezistorului de forțare în HIGH nu poate fi aleasă arbitrar mică; rezistența minimă este impusă de curentul maxim absorbit de ieșirea cu drena în gol, I_{OLmax} . De exemplu, pentru seriile CMOS HC și HCT, I_{OLmax} este de 4 mA, iar rezistorul de forțare în HIGH nu poate avea o valoare mai mică de $5,0 \text{ V}/4 \text{ mA}$, adică $1,25 \text{ k}\Omega$. Având în vedere că ordinul de mărime al acestei rezistențe este mai mare decât cel corespunzător rezistenței de conducție a tranzistoarelor cu canal p dintr-o poartă CMOS standard, înseamnă că tranzițiile LOW-HIGH ale semnalului de ieșire sunt mult mai lente în cazul unei porți cu drena în gol decât în cazul unei porți standard, cu comutare activă. În pofida timpului mare de creștere, ele și-au dovedit utilitatea în cel puțin trei aplicații: comanda diodelor luminescente (LED-uri) și a altor dispozitive; realizarea circuitelor logice cablate; comanda magistralelor cu mai multe surse.

3.5 Familii de circuite logice CMOS

Prima familie CMOS cu succes comercial a fost *seria CMOS 4000*. Deși circuitele din această serie se bucurau de avantajul unei disipări de putere reduse, erau destul de lente și greu de interconectat cu circuite bipolare, TTL. De aceea, seria 4000 a fost detronată, în majoritatea aplicațiilor, de următoarele familii CMOS, care prezentau mai multe avantaje.

Toate dispozitivele CMOS la care vom face referire sunt desemnate prin coduri de forma „74FAMxx”, „FAM” reprezentând denumirea - formată din litere - a familiei, iar xx - un indicativ numeric al funcției. Dispozitivele aparținând unor familii diferite, dar cu aceeași valoare xx realizează aceeași funcție. De exemplu, 74HC30, 74HCT30, 74AC30, 74ACT30 și 74AHC30 sunt porți **NAND** cu 8 intrări.

Prefixul „74” este doar un număr folosit de unul dintre primii și cei mai cunoscuți producători de dispozitive TTL, Texas Instruments. Când un cod este însoțit de prefixul „54”, înseamnă că dispozitivul desemnat este conceput pentru a lucra într-o gamă mai largă de temperaturi sau tensiuni de alimentare, pentru aplicații militare.

3.5.1 Familiile HC și HCT

Primele două familii CMOS din seria 74 sunt *HC (High-speed CMOS – CMOS de mare viteză)* și *HCT (High-speed CMOS, TTL compatible – CMOS de mare viteză, compatibil cu TTL)*. În comparație cu prima familie, 4000, atât HC, cât și HCT au viteză mai mare și pot absorbi și furniza curenți mai mari.

Dispozitivele din familia HCT se alimentează de la o sursă V_{CC} de 5 V, putând fi interconectate cu dispozitive TTL, care se alimentează tot cu 5 V.

Familia HC a fost realizată în vederea utilizării optime în sisteme formate exclusiv cu circuite logice CMOS, tensiunea de alimentare putând lua orice valoare cuprinsă între 2 V și 6 V. Pentru obținerea unor viteze mai mari se folosesc tensiuni de alimentare mai ridicate, iar la tensiuni mai scăzute se disipă mai puțină putere. Alimentarea la tensiuni mici duce la obținerea unor randamente foarte bune, deoarece majoritatea puterii disipate de un dispozitiv CMOS este proporțională cu pătratul tensiunii.

Dispozitivele HC nu prea sunt compatibile cu TTL chiar când sunt alimentate la 5 V. Mai precis, circuitele HC sunt concepute pentru a recunoaște nivelurile de intrare CMOS HC. În fig. 3-31(a) sunt reprezentate nivelurile de intrare și de ieșire caracteristice dispozitivelor CMOS HC, pentru o tensiune de alimentare de 5,0 V. Nivelurile de ieșire ale dispozitivelor TTL nu corespund cu exactitate aceluiași domenii, de aceea pentru dispozitivele HCT s-au ales niveluri de intrare diferite - cele din fig. (b).

Aceste niveluri sunt impuse prin procesul de fabricație, tranzistoarele fiind realizate cu alte praguri de comutare, ceea ce duce la obținerea unor caracteristici de transfer diferite, pe care le puteți observa în fig. 3-32.




Figura 3-31 Nivelurile de intrare și de ieșire la dispozitivele CMOS alimentate cu 5 V: (a) la familia HC; (b) la familia HCT




Figura 3-32 Caracteristicile de transfer ale circuitelor HC și HCT, în condiții de funcționare tipice

3.5.2 VHC și VHCT

Începând cu anii 1980, apoi 1990, au fost realizate câteva noi familii CMOS. Două dintre cele mai recente și, probabil, cele mai versatile sunt *VHC* (*Very High-Speed CMOS* - CMOS de viteză foarte mare) și *VHCT* (*Very High-Speed CMOS, TTL compatible* - CMOS de viteză foarte mare, compatibile cu TTL). Dispozitivele din aceste familii lucrează la viteze aproape duble față de HC/HCT, menținându-și însă compatibilitatea cu predecesoarele lor. Asemenea familiilor HC și HCT, familiile VHC și VHCT se deosebesc doar prin nivelurile de intrare pe care le recunosc; caracteristicile lor de ieșire sunt identice.

Tot asemenea familiilor HC/HCT, VHC/VHCT prezintă o *simetrie de comandă la ieșire*. Aceasta înseamnă că ieșirea poate absorbi sau furniza același curent, fiind la fel de „eficace” în ambele stări. Alte familii de circuite logice, cum sunt FCT și TTL mai recente, prezintă *asimetrie de comandă la ieșire*; ele pot absorbi mai mult curent în starea LOW decât pot furniza în starea HIGH.

3.5.3 Caracteristicile electrice ale familiilor HC, HCT, VHC și VHCT

Valorile parametrilor sunt cele corespunzătoare unei tensiuni de alimentare nominale de 5 V, însă dispozitivele pot funcționa (cu unele corecții ale valorilor) cu orice tensiune de alimentare cuprinsă între 2 V și 5,5 V (6 V pentru HC/HCT).

Dispozitivele de uz general (seria 74) sunt destinate funcționării la temperaturi din gama 0°C...70°C, iar cele de uz militar (seria 54), în gama -55°C... 125°C. Specificațiile din tabelul 3-3 se referă la funcționarea la 25°C.

Majoritatea dispozitivelor aparținând aceleiași familii de circuite logice se caracterizează prin parametri de intrare și de ieșire identici, deosebindu-se, de obicei, numai prin consumul de putere și prin timpul de propagare. În tabelul 3-3 sunt prezentați parametrii aferenți unei porți **NAND** cu două intrări 74x00 și unui decodor cu 3 intrări și 8 ieșiri 74x138, din familiile HC, HCT, VHC și VHCT. Poarta **NAND** cu două intrări 00 este cel mai mic bloc logic structural din fiecare familie, iar decodorul '138 este un dispozitiv de complexitate medie, conținând echivalentul a aproximativ 15 porți **NAND**.

Tabel 3-3 Caracteristici de viteză și de putere ale familiilor CMOS, pentru tensiunea de alimentare de 5 V

Parametrul	Cod	Simbol	Conditii	Familia			
				HC	HCT	VHC	VHCT
Timp de propagare tipic (ns)	'00	t_{PD}		9	10	5,2	5,5
	'138			18	20	7,2	8,1
Curent static de alimentare (μA)	'00	I_{CC}	$V_{IN} = 0$ sau V_{CC}	2,5	2,5	5,0	5,0
	'138		$V_{IN} = 0$ sau V_{CC}	40	40	40	40
Putere statica disipata (mw)	'00		$V_{IN} = 0$ sau V_{CC}	0,0125	0,0125	0,025	0,025
	138		$V_{IN} = 0$ sau V_{CC}	0,2	0,2	0,2	0,2
Capacitate de disipare	'00	C_{PD}		22	15	19	17

a puterii (pF)	'138	C_{PD}	55	51	34	49
Putere dinamică disipată (mW/MHz)	'00		0,55	0,38	0,48	0,43
	138		1,38	1,28	0,85	1,23
	'00	f = 100 kHz	0,068	0,050	0,073	0,068
	'00	f = 1 MHz	0,56	0,39	0,50	0,45
Putere disipată totală (mW)	'00	f = 10 MHz	5,5	3,8	4,8	4,3
	138	f = 100 kHz	0,338	0,328	0,285	0,323
	138	f = 1 MHz	1,58	1,48	1,05	1,43
	'138	f = 10 MHz	14,0	13,0	8,7	12,5
	'00	f = 100 kHz	0,61	0,50	0,38	0,37
	'00	f = 1 MHz	5,1	3,9	2,6	2,5
Produs viteză-putere (pJ)	'00	f = 10 MHz	50	38	25	24
	'138	f = 100 kHz	6,08	6,55	2,05	2,61
	'138	f = 1 MHz	28,4	29,5	7,56	11,5
	'138	f = 10 MHz	251	259	63	101

Prima linie a tabelului 3-3 prezintă valorile timpului de propagare. Se observă că HC și HCT au aproape aceeași viteză ca și LS-TTL, iar VHC și VHCT sunt aproape tot atât de rapide ca ALS TTL. La '138, timpul de propagare este ceva mai lung decât la '00, deoarece semnalele trebuie să parcurgă cele trei sau patru niveluri de porți din interior.

Liniiile a doua și a treia ale tabelului arată că puterea statică disipată este practic nulă, mult sub un miliwatt (mW).

Ultima linie a tabelului, *produsul viteză putere*, indică, pur și simplu, produsul dintre timpul de propagare și consumul de putere caracteristic unei porți obișnuite, unitatea de măsură fiind pJ (picojoule). Un joule este o unitate de energie, deci produsul viteză-putere este o evaluare a randamentului, măsurând câtă energie consumă o poartă logică pentru a-și schimba starea de ieșire. Evident că este de preferat un consum de energie cât mai mic.

Tabel 3-4 Parametrii de intrare ai familiilor CMOS pentru VCC de 4,5V ... 5,6 V

Parametrul	Simbo l	Condiții	Familia			
			HC	HCT	VHC	VHCT
Curent rezidual de intrare (μA)	I_{Imax}		± 1	± 1	± 1	± 1
Capacitate maximă de intrare (pF)	C_{INmax}		10	10	10	10
Tensiune de intrare la nivelul LOW (V)	V_{ILmax}	$V_i =$ oricare	1,35	0,8	1,35	0,8
Tensiune de intrare la nivelul HIGH (V)	V_{IHmin}		3,85	2,0	3,85	2,0

Tabelul 3-4 prezintă valorile parametrilor de intrare tipice pentru dispozitivele CMOS din fiecare familie. Unele valori sunt specificate în ipoteza că tensiunea de alimentare de 5 V are o toleranță de $\pm 10\%$, adică V_{CC} poate avea orice valoare cuprinsă între 4,5 V și 5,5 V.

$I_{I_{max}}$ Curentul maxim de intrare, oricare ar fi valoarea tensiunii de intrare. Din tabel reiese că spre sau dinspre o intrare CMOS circulă un curent de maximum $1\mu A$, oricare ar fi valoarea tensiunii de intrare. Cu alte cuvinte, intrările CMOS constituie o sarcină de c.c. neglijabilă pentru circuitele care le comandă.

$C_{I_{Nmax}}$ Capacitatea maximă a unei intrări. Această valoare poate fi luată în considerație la calcularea sarcinii de c.a. văzută la o ieșire ce comandă, pe lângă alte intrări, și intrarea respectivă. Majoritatea producătorilor mai menționează încă o capacitate tipică de intrare, de valoare mai mică, aproximativ 5 pF , cu care, se poate estima satisfăcător valoarea sarcinii de c.a.

$V_{I_{Lmax}}$ Tensiunea maximă recunoscută garantat de o intrare ca nivel LOW. Valorile diferă la HC/VHC față de cele de la HCT/VHCT. La dispozitivele destinate a fi interconectate cu CMOS, valoarea de $1,35\text{ V}$ reprezintă 30% din tensiunea minimă de alimentare, în timp ce valoarea caracteristică dispozitivelor ce pot fi interconectate cu TTL este de $0,8\text{ V}$, pentru asigurarea compatibilității.

$V_{I_{Hmin}}$ Tensiunea minimă recunoscută garantat de o intrare ca nivel HIGH. La dispozitivele destinate a fi interconectate cu CMOS, valoarea de $3,85\text{ V}$ reprezintă 70% din tensiunea maximă de alimentare, în timp ce valoarea caracteristică dispozitivelor ce pot fi interconectate cu TTL, este de $2,0\text{ V}$, pentru asigurarea compatibilității.

Pentru ieșirile CMOS compatibile cu TTL se specifică, de obicei, două seturi de parametri de ieșire; trebuie luat în considerație unul dintre cele două seturi, în funcție de sarcina conectată la ieșire. În cazul unei sarcini CMOS, curentul continuu pe care trebuie să-l absoarbă și să-l furnizeze ieșirea este foarte mic, de $20\mu A$ pentru HC/HCT și de $50\mu A$ pentru VHC/VHCT. Desigur, situația aceasta se întâlnește atunci când ieșirile CMOS comandă intrări exclusiv CMOS. Cu sarcină CMOS, tensiunea de ieșire a unei ieșiri CMOS se menține la o diferență de maximum $0,1\text{ V}$ față de barele de alimentare, 0 și V_{CC} . (Valorile din tabel corespund cazului celui mai defavorabil, $V_{CC} = 4,5\text{ V}$; în consecință, $V_{OHminC} = 4,4\text{ V}$).

O sarcină TTL necesită un consum mai mare de curent absorbit și furnizat, de până la 4 mA pentru ieșirile de HC/HCT și până la 8 mA pentru ieșirile de VHC/VHCT. În acest caz, pe tranzistoarele în conducție din circuitul de ieșire apare o cădere de tensiune mai mare, însă tensiunea de ieșire se menține garantat în domeniul normal al nivelurilor de ieșire TTL.

Tabel 3-5 Parametrii de ieșire ai familiilor CMOS pentru V_{CC} de $4,5\text{ V} \dots 5,6\text{ V}$

Parametrul	Simbol	Condiții	Familia			
			HC	HCT	VHC	VHCT
Curent de iesire la nivelul LOW (mA)	$I_{O_{lmaxC}}$	Sarcina CMOS	0,02	0,02	0,05	0,05
	$I_{O_{lmaxT}}$	Sarcina TTL	4,0	4,0	8,0	8,0

Tensiune de iesire la nivelul LOW (V)	V_{OLmaxC} V_{OLmaxT}	$I_{out} \leq I_{OlmaxC}$ $I_{out} \leq I_{OlmaxT}$	0,1 0,33	0,1 0,33	0,1 0,44	0,1 0,44
Curent de iesire la nivelul HIGH (mA)	I_{OHmaxC} I_{OHmaxT}	Sarcina CMOS Sarcina TTL	-0,02 -4,0	-0,02 -4,0	-0,05 -8,0	-0,05 -8,0
Tensiune de iesire la nivelul HIGH (V)	V_{OHminC} V_{OHminT}	$I_{out} \leq I_{OlmaxC}$ $ I_{out} \leq I_{OlmaxT} $	4,4 3,84	4,4 3,84	4,4 3,80	4,4 3,80

Tabelul 3-5 prezintă parametrii de ieșire al familiilor CMOS pentru sarcini atât CMOS, cât și TTL. Semnificațiile acestor parametri sunt următoarele:

I_{OLmaxC} Curentul maxim pe care îl poate asigura o ieșire în starea LOW, având conectată o sarcină CMOS. Deoarece valoarea dată este pozitivă, curentul circulă *către* borna de ieșire.

I_{OLmaxT} Curentul maxim pe care îl poate asigura o ieșire în starea LOW, având conectată o sarcină TTL.

V_{OLmaxC} Tensiunea maximă pe care o asigură garantat, în starea LOW, o ieșire având conectată o sarcină CMOS.

V_{OLmaxT} Tensiunea maximă pe care o asigură garantat, în starea LOW, o ieșire având conectată o sarcină TTL, adică fără a se depăși I_{OLmaxT} .

I_{OHmaxC} Curentul maxim pe care îl poate asigura o ieșire în starea HIGH, având conectată o sarcină CMOS. Deoarece valoarea dată este negativă, curentul circulă *dinspre* borna de ieșire.

I_{OHmaxT} Curentul maxim pe care îl poate asigura o ieșire în starea HIGH, având conectată o sarcină TTL.

V_{OHminC} Tensiunea minimă pe care o asigură garantat, în starea HIGH, o ieșire având conectată o sarcină CMOS, adică fără a se depăși I_{OHmaxC} .

V_{OHminT} Tensiunea minimă pe care o asigură garantat, în starea HIGH, o ieșire având conectată o sarcină TTL, adică fără a se depăși I_{OHmaxT} .

Valorile tensiunilor de mai sus determină marginile de zgomot în c.c. În starea LOW, marginea de zgomot în c.c. este diferența dintre V_{OLmax} și V_{ILmax} . Ea depinde atât de caracteristicile ieșirii de comandă, cât și de cele ale intrărilor comandate de aceasta. De exemplu, în starea LOW, marginea de zgomot în c.c. pentru o ieșire de HCT care comandă câteva intrări de HCT (sarcină CMOS) este de $0,8 - 0,1 = 0,7$ V. Analog, în starea HIGH, marginea de zgomot în c.c. este diferența dintre V_{OHmin} și V_{IHmin} . În general, la interconectarea unor dispozitive din familii diferite trebuie comparate V_{OLmax} și V_{OHmin} corespunzătoare porților de comandă cu V_{ILmax} și V_{IHmin} corespunzătoare tuturor porților comandate, în vederea determinării marginilor de zgomot în cazul cel mai defavorabil.

3.5.4 Fanout-ul circuitelor CMOS

Parametrii I_{OLmax} și I_{OHmax} din tabel determină posibilitățile de fanout și sunt extrem de importanți în situația în care o poartă comandă mai multe intrări din una sau mai multe familii diferite. Pentru a stabili dacă o ieșire se încadrează în limita de fanout specificată, trebuie calculați doi parametri:

Fanout în starea HIGH - Se adună valorile I_{IHmax} corespunzătoare tuturor intrărilor comandate. Suma obținută trebuie să fie mai mică decât I_{OHmax} corespunzător ieșirii de comandă.

Fanout în starea LOW - Se adună valorile I_{ILmax} corespunzătoare tuturor intrărilor comandate. Suma obținută trebuie să fie mai mică decât I_{OLmax} corespunzător ieșirii de comandă.

3.6 Circuite logice bipolare

Familiile logice bipolare folosesc, ca blocuri structurale fundamentale ale circuitelor logice, *diode semiconductoare* și *tranzistoare bipolare cu joncțiuni*. Cele mai simple elemente logice bipolare realizează funcții logice numai cu diode și rezistoare; denumirea lor generică este „circuite logice cu diode”. Majoritatea porților cu circuite logice TTL au structura internă realizată pe baza circuitelor logice cu diode, iar caracteristicile de comandă de la ieșire se obțin prin amplificarea în circuite cu tranzistoare.

3.6.1 Diode

O *diodă semiconductoare* se fabrică din două tipuri de materiale semiconductoare, numite n și p , care sunt puse în contact ca în fig. 3-33(a). În principiu, materialele sunt tot cele folosite la realizarea tranzistoarelor MOS cu canal n și cu canal p . Punctul de contact dintre materialele de tip n și de tip p se numește *joncțiune pn*; (în realitate, diodele se fabrică, în mod normal, dintr-un singur cristal monolitic de material semiconductor, fiecare jumătate a acestuia fiind dopată cu impurități în mod diferit, pentru obținerea caracteristicilor de material de tip p , respectiv de tip n .)

Proprietățile fizice ale joncțiunii pn determină circulația fără dificultate a curentului, în sensul pozitiv, dinspre materialul de tip p către cel de tip n . Prin urmare, dacă realizăm practic circuitul din fig. 3-33(b), joncțiunea pn se comportă aproape ca un scurtcircuit. Dar, datorită acelorași proprietăți fizice, circulația unui curent pozitiv în sensul invers, de la n către p , întâmpină o puternică rezistență. Astfel, în circuitul din fig. 3-33(c), joncțiunea pn se comportă aproape ca o întrerupere. Fenomenele descrise constituie *caracteristica de diodă*.

Deși există posibilitatea construirii unor tuburi cu vid sau a altor dispozitive cu caracteristică de diodă, în sistemele moderne se utilizează joncțiunile *pn* - diodele semiconductoare- pe care de aici înainte le vom numi simplu *diode*. Figura 3-34(a) prezintă simbolul utilizat în scheme pentru diodă. După cum am mai spus, în funcționare normală este permisă circulația unui curent semnificativ numai în sensul indicat de cele două săgeți, dinspre *anod* spre *catod*. Practic, dioda se comportă ca un scurtcircuit atâta timp cât căderea de tensiune pe joncțiunea anod-catod este pozitivă. Dacă tensiunea anod-catod este negativă, dioda se comportă ca o întrerupere a circuitului, nepermițând trecerea curentului.




Figura 3-33 Dioda semiconductoare: (a) joncțiunea pn; (b) joncțiune polarizată direct, permițând circulația curentului; (c) joncțiune polarizată invers, blocând circulația curentului




Figura 3-34 Dioda: (a) simbolul; (b) caracteristica de transfer a unei diode ideale; (c) caracteristica de transfer a unei diode reale

Caracteristica de transfer a unei diode ideale, prezentată în fig. 3-34(b), ilustrează mai bine această comportare. Dacă tensiunea anod-catod, notată cu V , este negativă, se spune că dioda este *polarizată invers*, iar curentul I , prin diodă, este zero. Dacă V este pozitivă, se spune că dioda este *polarizată direct*, iar I poate avea o valoare pozitivă, arbitrar mare. De fapt, V nu poate fi niciodată mai mare ca zero, deoarece o diodă ideală se comportă, în polarizare directă, ca un scurtcircuit cu rezistență zero.

O diodă reală, neideală, prezintă o rezistență mai mică decât infinit în polarizare inversă și o rezistență mai mare ca zero în polarizare directă, deci caracteristica ei de transfer arată ca aceea din fig. 3-34(c). În polarizare directă, dioda se comportă ca o rezistență neliniară de mică valoare; în polarizare inversă, prin diodă circulă un *curent rezidual* slab, negativ. Dacă tensiunea negativă aplicată depășește în modul o anumită valoare, dioda *se străpunge*,

permițând circulația unui curent negativ de intensitate mare; în majoritatea aplicațiilor se evită acest mod de funcționare.




Figura 3-35 Modelul diodei reale: (a) în polarizare inversă (b) în polarizare directă; (c) caracteristica de transfer a diodei polarizate direct

O diodă reală poate fi reprezentată prin modelul simplu din fig. 3-35(a) și (b). În polarizare inversă, dioda se comportă ca o întrerupere a circuitului; curentul rezidual se ignoră. În polarizare directă, dioda se comportă ca o rezistență R_f de mică valoare, în serie cu o sursă de tensiune de mică valoare, V_d . R_f se numește *rezistență directă* a diodei, iar V_d este *căderea de tensiune pe diodă*.

Diode Zener

Diodele Zener valorifică fenomenul de străpungere a diodelor, mai precis panta foarte mare a caracteristicii V-I în regiunea de străpungere. O diodă Zener poate funcționa ca stabilizator de tensiune, Dacă i se adaugă un rezistor pentru limitarea curentului de străpungere. Există o gamă largă de diode Zener, cu diferite tensiuni de străpungere, fabricate pentru a fi încorporate în stabilizatoare de tensiune.

3.6.2 Circuite logice cu diode

Tabel 3-6 Nivelurile logice într-un sistem logic simplu cu diode

Nivel de semnal	Semnificație	Valoare logică binară
0 ... 2 V	LOW	0
2 ... 3 V	margine de zgomot	nedeterminată
3 ... 5 V	HIGH	1

Caracteristica de diodă poate fi utilizată pentru efectuarea unor operații logice. Se consideră un sistem logic alimentat cu 5 V și având caracteristicile din tabelul 3-6. Domeniul de 5 V este împărțit în două subdomenii de tensiuni de semnal, LOW și HIGH, și o margine de zgomot de 1 V, între ele. O tensiune cuprinsă în domeniul LOW este interpretată ca 0 logic, iar o tensiune din domeniul HIGH este considerată 1 logic.




Figura 3-36 Poartă AND cu diode: (a) schema electrică; (b) ambele intrări HIGH; (c) o intrare HIGH și cealaltă LOW; (d) tabelul funcției; (e) tabelul de adevăr

Ținând cont de aceste definiții, se poate construi o poartă AND cu diode ca în fig. 3-36(a). În circuitul prezentat, să considerăm că ambele intrări, X și Y, sunt conectate la surse de tensiune HIGH, spre exemplu, de 4 V, deci V_x și V_y sunt, fiecare, de câte 4 V, ca în fig.(b). Prin urmare, ambele diode sunt polarizate direct, tensiunea de ieșire, V_z , depășind 4 V cu căderea de tensiune de pe o diodă, fiind deci de aproximativ 4,6 V. Un curent de valoare mică, determinat de rezistorul R, circulă dinspre sursa de 5 V, prin cele două diode, către sursele de 4 V. Săgețile din figură arată traseele pe care circulă curentul.

Presupunem acum că V_x scade la 1V, ca în fig. 3-36(c). În poarta AND cu diode, tensiunea de ieșire devine egală cu cea mai mică dintre cele două tensiuni de intrare plus căderea de tensiune pe o diodă. În consecință, V_z scade la 1,6 V, iar dioda D2 devine polarizată invers (anodul se află la 1,6 V, în timp ce pe catod se mențin 4 V). Singura intrare LOW „forțează” o valoare LOW la ieșirea porții AND cu diode. Evident, două intrări LOW vor genera la ieșire tot starea LOW. Funcția realizată este prezentată sistematizat în fig. (d) și reluată în (e), exprimată în valori logice binare.

3.6.3 Tranzistoare bipolare cu joncțiuni

Un *tranzistor bipolar cu joncțiuni* este un dispozitiv cu trei terminale care se comportă, în majoritatea circuitelor logice, ca un întrerupător comandat în curent. Dacă aplicăm un curent slab unuia dintre terminale, numit *bază*, întrerupătorul se închide, permițând circulația curentului între celelalte două

terminale, numite *emitor* și *colector*. Dacă în bază nu se aplică nici un curent, întrerupătorul rămâne deschis și între emitor și colector nu circulă nici un curent.

Pentru a studia funcționarea unui tranzistor vom cerceta mai întâi funcționarea unei perechi de diode conectate ca în fig. 3-37(a). În acel circuit, curentul poate circula dinspre nodul B către nodurile C sau E, în funcție de polarizarea directă a uneia sau a alteia dintre diode. În orice caz, între C și E și în sensul opus nu poate circula nici un curent deoarece, orice set de tensiuni am alege pentru nodurile B, C și E, una sau ambele diode ar fi întotdeauna în polarizare inversă. Joncțiunile *pn* corespunzătoare celor două diode care formează circuitul sunt prezentate în fig. (b).

Să presupunem acum că ansamblul format din cele două diode conectate în modul descris se fabrică așa încât diodele să aibă regiunea de tip *p* comună, ca în fig. 3-37(c). Structura astfel obținută se numește *tranzistor npn* și are o proprietate uimitoare. Dacă prin joncțiunea *pn* bază-emitor facem să circule un curent, atunci poate circula curent și prin joncțiunea *np* colector-bază (ceea ce, în mod normal, nu pare posibil) și de acolo către emitor.




Figura 3-37 Alcătuirea unui tranzistor npn: (a) diode cu terminalele de aceeași polaritate conectate împreună; (b) Joncțiunile pn corespunzătoare; (c) structura unui tranzistor npn; (d) simbolul tranzistorului npn

Simbolul utilizat în scheme pentru tranzistorul *nnp* este cel din fig. 3-37(d). Simbolul conține o mică săgeată ce indică sensul pozitiv al curentului. Săgeata ne amintește, de asemenea, că joncțiunea bază-emitor este o joncțiune *pn*, ca a unei diode, al cărei simbol conține o săgeată orientată în același sens.

Se pot realiza și *tranzistoare pnp*. Tranzistoarele *pnp* sunt însă rar utilizate în circuitele digitale, deci nu le vom mai acorda atenție în continuare.

3.6.4 Inversor logic realizat cu tranzistor

Figura 3-38 arată cum se poate realiza un inversor logic utilizând un tranzistor *nnp* în configurația cu emitorul comun. Când tensiunea de intrare este LOW, tensiunea de ieșire este HIGH și reciproc.




Figura 3-38 Inversor realizat cu tranzistor: (a) simbolul logic; (b) schema electrică; (c) caracteristica de transfer

În aplicațiile de comutație digitală, tranzistoarelor bipolare li se impune adesea un regim de funcționare în care ele sunt fie blocate, fie saturate. Prin urmare, circuitele digitale de genul inversorului din fig. 3-38 sunt astfel concepute încât tranzistoarele lor să se afle (aproape) întotdeauna într-una dintre stările descrise de fig. 3-39. Când tensiunea de intrare V_{IN} este LOW, ea are o valoare suficient de mică pentru că I_b să fie zero, iar tranzistorul să fie blocat; atunci, joncțiunea colector-emitor constituie aproape o întrerupere de circuit. Când V_{IN} este HIGH, valoarea ei este suficient de mare (și R_I - rezistența internă, este suficient de mică) pentru ca tranzistorul să fie saturat. Dacă R_2 are o valoare rezonabilă; atunci, joncțiunea colector-emitor constituie aproape un scurtcircuit. Tensiunile de intrare cu valori cuprinse în domeniul dintre cele definite ca LOW și HIGH nu sunt acceptate, cu excepția intervalelor de timp în care au loc tranzițiile. Această regiune de nedeterminare corespunde marginii de zgomot.




Figura 3-39 Stările normale ale unui tranzistor npn în circuitele de comutație digitale: (a) simbolul tranzistorului și curenții; (b) circuitul echivalent al tranzistorului blocat (OFF); (c) circuitul echivalent al tranzistorului saturat (ON)

3.6.5 Tranzistoare Schottky

Când semnalul de la intrarea unui tranzistor saturat se modifică, semnalul de ieșire nu se modifică imediat; este nevoie de un timp suplimentar, numit *timp de stocare*, pentru ca tranzistorul să iasă din saturație.

Timpul de stocare poate fi eliminat, iar timpul de propagare poate fi redus dacă se creează condiții ca tranzistoarele să nu se satureze în funcționare normală. Familiile de circuite logice TTL din generațiile actuale realizează acest lucru prin montarea unei **diode Schottky** între baza și colectorul fiecărui tranzistor susceptibil de a intra în saturație, ca în fig. 3-40. Tranzistoarele obținute, care nu se pot satura, sunt numite *tranzistoare cu limitare Schottky* sau, mai scurt, **tranzistoare Schottky**.

În polarizare directă, căderea de tensiune pe o diodă Schottky este mult mai mică decât pe o diodă obișnuită, respectiv 0,25 V față de 0,6 V. La un tranzistor obișnuit saturat, tensiunea bază-colector este de 0,4 V, cum arată fig. 3-41(a). La un tranzistor Schottky, dioda Schottky constituie o cale prin care curentul începe să circule dinspre bază spre colector înainte ca tranzistorul să între în saturație, ca în fig. (b). În fig. 3-42 este prezentată schema electrică a unui inversor simplu realizat cu tranzistor Schottky.




Figura 3-40 Tranzistor cu limitare Schotky: (a) schema electrică; (b) simbolul




Figura 3-41 Funcționarea unui tranzistor cu curent mare de bază: (a) tranzistor obișnuit saturat; (b) tranzistor cu diodă Schotky pentru prevenirea saturației




Figura 3-42 Inversor realizat cu tranzistor Schotky

3.7 Logica tranzistor-tranzistor

Familia de circuite logice cu tranzistoare bipolare cu cea mai largă răspândire este cea care utilizează logica tranzistor-tranzistor. De fapt, există mai multe familii TTL diferite, care acoperă o întreagă gamă de viteze, consumuri de putere și alte caracteristici.

Famiiliile TTL lucrează, în principiu, cu aceleași niveluri logice ca și familiile CMOS compatibile cu TTL, prezentate anterior. Pentru studierea comportării circuitelor TTL vom folosi următoarele definiții ale nivelurilor LOW și HIGH:

LOW	0 ... 0,8 V
HIGH	2,0 ... 5,0 V

3.7.1 Poarta TTL NAND de bază

În fig. 3-44 este prezentată schema electrică a unei porți LS-TTL NAND cu două intrări. Funcția **NAND** este obținută prin combinarea unei porți **AND** cu diode cu un amplificator tampon inversor. Veți înțelege mai bine cum funcționează circuitul dacă îl considerăm ca fiind format din cele trei părți puse în evidență în fig. 3-43, și anume:

- Poarta **AND** cu diode și protecția intrărilor.
- Separatorul de fază.
- Etajul de ieșire.

Diodele **D1X** și **D1Y** și rezistorul **R1** din fig. 3-44 formează o poarta **AND** cu diode. Diodele de limitare **D2X** și **D2Y** nu au nici un rol în cazul unei funcționări normale, însă limitează excursiile negative nedorite, apărute la intrări, la valoarea căderii de tensiune pe o singură diodă. Asemenea excursii

negative pot apărea în tranzițiile HIGH-LOW de la intrări, ca rezultat al fenomenelor caracteristice liniilor de transmisie.

Tranzistorul $T2$ și rezistoarele conectate la acesta formează un separator de fază care comandă etajul de ieșire. În funcție de tensiunea, LOW sau HIGH, de la ieșirea porții AND cu diode, $T2$ este fie blocat, fie în conducție.

(a)										(b)		
X	Y	V_A	T2	T3	T4	T5	T6	V_Z	Z	X	Y	Z
L	L	<1,05	off	on	on	off	off	>2,7	H	0	0	1
L	H	<1,05	off	on	on	off	off	<0,35	H	0	1	1
H	L	<1,05	off	on	on	off	off	<0,35	H	1	0	1
H	H	1,2	on	off	off	on	on	<0,35	H	1	1	0



Figura 3-43 Funcția realizată de o poartă TTL NAND cu două intrări: (a) tabelul funcției; (b) tabelul de adevăr; (c) simbolul logic




Figura 3-44 Schema electrică a porții NAND cu două intrări LS-TTL

Etajul de ieșire conține două tranzistoare, **T4** și **T5**, numai unul dintre acestea fiind deschis la un moment dat. Etajul de ieșire TTL este cunoscut și sub denumirile *ieșire în contratimp* sau *totem pole*. Asemenea tranzistoarelor cu canal *n* și cu canal *p* din circuitele CMOS, **T4** și **T5** efectuează Funcția realizată de poarta TTL **NAND** este descrisă de tabelul din fig. 3-43(a). Poarta efectuează într-adevăr funcția **NAND**, în fig. (b) și (c) fiind prezentate tabelul de adevăr și simbolul logic care îi corespund. Porțile TTL **NAND** comercializate au până la 13 intrări.

3.7.2 Nivelurile logice și marginile de zgomot

La începutul capitolului am precizat că vom considera LOW semnalele cuprinse între 0 și 0,8 V și HIGH pe cele cuprinse între 2,0 și 5,0 V. De fapt, se pot preciza cu mai multă rigurozitate nivelurile TTL de intrare și de ieșire, la fel cum am procedat la circuitele CMOS:

V_{OHmin} Tensiunea de ieșire minimă în starea HIGH; la majoritatea familiilor TTL, 2,7V.

V_{IHmin} Tensiunea de intrare minimă recunoscută garantat ca HIGH; 2,0 V pentru toate familiile TTL.

V_{ILmax} Tensiunea de intrare maximă recunoscută garantat ca LOW; la majoritatea familiilor TTL, 0,8 V.

V_{OLmax} Tensiunea de ieșire maximă în starea LOW; la majoritatea familiilor TTL, 0,5V

Marginile de zgomot sunt reprezentate în fig. 3-45:




Figura 3-45 Marginile de zgomot caracteristice familiilor de circuite logice TTL de uz larg (74LS, 74S, 74ALS, 74AS, 74F)

La majoritatea familiilor TTL, pentru starea HIGH, valoarea de catalog V_{OHmin} , depășește cu 0,7 V valoarea V_{IHmin} , deci circuitele TTL prezintă în starea HIGH o margine de zgomot de c.c. de 0,7 V. Înseamnă că numai un zgomot de minimum 0,7 V poate modifica, în cazul cel mai defavorabil, un semnal de ieșire HIGH astfel că acesta să nu poată fi recunoscut garantat ca semnal de intrare HIGH. În starea LOW, V_{ILmax} depășește valoarea V_{OLmax} cu numai 0,3 V, deci marginea de zgomot de c.c. în starea LOW este de numai 0,3

V. În general, circuitele TTL și cele compatibile cu ele au tendința de a fi mai sensibile la zgomot în stare LOW, decât în HIGH.

3.7.3 Fanout-ul circuitelor TTL

Conform definiției prezentate deja în secțiunea 3.5.4, *fanout* este un parametru ce arată câte intrări de porți pot fi conectate la (și comandate de) o singură ieșire a unei porți. Fanout în c.c. aferent ieșirilor CMOS ce comandă intrări CMOS este practic nelimitat deoarece intrările CMOS aproape că nu necesită curent în nici una dintre stări, HIGH sau LOW. Cu intrările TTL, lucrurile stau altfel. Din această cauză există limite bine definite impuse parametrului fanout aferent ieșirilor TTL și CMOS care comandă intrări TTL

Ca și la CMOS, sensul curentului prin bornele de intrare sau de ieșire ale unui circuit TTL se consideră pozitiv când curentul *intră în* borne din exterior și negativ când curentul *iese din* borne către exteriorul circuitului. Ca urmare, pentru o ieșire la care sunt conectate una sau mai multe intrări, suma algebrică a tuturor curenților de intrare și de ieșire este 0.

Curentul necesar unei intrări TTL depinde de starea acesteia, HIGH sau LOW, și se stabilește prin intermediul a doi parametri:

I_{ILmax} Curentul maxim necesar unei intrări pentru a trece în starea LOW. Deoarece curentul iese dintr-o bornă de intrare a circuitului TTL în starea LOW, I_{ILmax} este negativ. Pentru majoritatea intrărilor LS-TTL, $I_{ILmax} = -0,4 \text{ mA}$, valoare denumită uneori *sarcină unitară în starea LOW* pentru LS-TTL.

I_{IHmax} Curentul maxim necesar unei intrări pentru a trece în starea HIGH. Deoarece curentul *intră* într-o bornă de intrare a circuitului TTL în starea HIGH, I_{IHmax} este pozitiv. Pentru majoritatea intrărilor LS-TTL, $I_{IHmax} = 20\mu\text{A}$, valoare denumită uneori *sarcină unitară în starea HIGH* pentru LS-TTL.

Analog ieșirilor CMOS, ieșirile TTL pot furniza sau absorbi curent de o anumită intensitate, în funcție de starea lor, HIGH sau LOW:

I_{OLmax} Curentul maxim ce poate fi absorbit de o ieșire în starea LOW, pentru care tensiunea de ieșire se mai menține la o valoare ce nu depășește V_{OLmax} . Deoarece curentul intră în borna de ieșire, I_{OLmax} este pozitiv, pentru majoritatea ieșirilor LS-TTL fiind de 8 mA.

I_{OHmax} Curentul maxim ce poate fi furnizat de o ieșire în starea HIGH, pentru care tensiunea de ieșire se mai menține la o valoare de minimum V_{OHmin} . Deoarece curentul iese din borna de ieșire, I_{OHmax} este negativ, pentru majoritatea ieșirilor LS-TTL fiind de $-400 \mu\text{A}$.

Valoarea I_{OLmax} pentru ieșirile LS-TTL tipice este de exact 20 de ori mai mare decât valoarea absolută a I_{ILmax} . Din acest motiv se spune că LS-TTL au *fanout în starea LOW* de 20, deoarece o ieșire poate comanda 20 de intrări în starea LOW. Similar, valoarea absolută a I_{OHmax} este de exact 20 de ori mai mare decât I_{IHmax} , deci LS-TTL au *fanout în starea HIGH* tot de 20. Valoarea de *fanout global* este cea mai mică dintre valorile de fanout corespunzătoare stărilor HIGH și LOW.

Conectarea la o ieșire TTL a unei sarcini ce depășește valoarea de fanout prescrisă are aceleași efecte distructive, ca la dispozitivele CMOS. Este vorba despre reducerea sau dispariția marginilor de zgomot de c.c., o eventuală creștere a timpilor de tranziție și posibilitatea ca dispozitivele să se supraîncălzească.

În general, pentru a verifica dacă unei ieșiri nu i-a fost conectată o suprasarcină trebuie efectuate două calcule:

în starea HIGH: Se adună valorile I_{IHmax} corespunzătoare tuturor intrărilor comandate. Suma obținută trebuie să fie mai mică sau egală cu valoarea absolută a I_{OHmax} corespunzătoare ieșirii de comandă.

în starea LOW: Se adună valorile I_{ILmax} corespunzătoare tuturor intrărilor comandate. Valoarea absolută a sumei obținute trebuie să fie mai mică sau egală cu I_{OLmax} corespunzător ieșirii de comandă.

3.7.4 Poarta TTL NOR

Deși poarta **NAND** constituie „calul de bătaie” al familiei TTL, se mai pot construi și alte tipuri de porți cu aceeași structură generală de circuit.

În fig. 3-46 este prezentată schema electrică a unei porți LS-TTL **NOR**. Dacă oricare dintre intrările X sau Y este conectată la HIGH, intră în conducție, corespunzător intrării respective, unul dintre tranzistoarele **T2X** sau **T2Y**, care au rolul de separator de fază. Ca urmare, **T3** și **T4** se blochează, iar **T5** și **T6** intră în conducție, rezultând la ieșire un semnal LOW. Dacă ambele intrări sunt LOW, cele două tranzistoare separatoare de fază sunt blocate, iar la ieșire apare un semnal HIGH. Modul de funcționare este descris și de fig. 3-47.

Poarta LS-TTL **NOR** are circuitele de intrare, separatorul de fază și etajul de ieșire aproape identice cu cele ale porții **NAND**. Deosebirea constă în faptul că poarta LS-TTL **NAND** utilizează diode pentru realizarea funcției **AND**, pe când poarta LS-TTL **NOR** utilizează tranzistoare conectate în paralel în separatorul de fază pentru realizarea funcției **OR**.

Viteza, caracteristicile de intrare și cele de ieșire ale porții TTL **NOR** sunt comparabile cu cele ale porții TTL **NAND**. Cu toate acestea, o poartă **NOR** cu n intrări conține mai multe tranzistoare și rezistoare, ocupând o suprafață mai mare de siliciu decât o poartă **NAND** cu n intrări. De asemenea, curentul rezidual intern limitează numărul de tranzistoare **T2** ce se pot conecta în paralel,

deci porțile **NOR** au un fan-in mai scăzut. (Cel mai mare număr de intrări al unei porți **NOR** individuale este 5, față de cele 13 intrări ale unei porți **NAND**). În consecință, porțile **NOR** sunt mai puțin întrebuințate în proiectarea cu TTL decât porțile **NAND**.

Porțile TTL cele mai „firești” sunt porțile inversoare, cum sunt **NAND** și **NOR**. Porțile TTL neinversoare conțin un etaj inversor suplimentar, de obicei între etajul de intrare și separatorul de fază. Din această cauză, ele sunt, în mod normal, mai mari și mai lente decât porțile inversoare corespunzătoare.

Asemenea porților CMOS, porțile TTL pot fi prevăzute cu ieșiri cu trei stări. Astfel de porți au o intrare de „activare a ieșirii” (*output enable*) sau „dezactivare a ieșirii” (*output disable*), care comandă trecerea ieșirii în starea de impedanță mare, în care nici unul dintre tranzistoarele de ieșire nu se află în conducție.

Unele porți TTL se fabrică și în varianta cu ieșiri cu colectorul în gol. În astfel de circuite, întreaga parte de sus a figurii 3-44 este omisă, astfel că este posibilă numai o aducere pasivă în HIGH, cu ajutorul unui rezistor exterior. Aplicațiile porților TTL cu colectorul în gol și calculele necesare sunt similare celor prezentate pentru porțile CMOS cu drenă în gol.




Figura 3-46 Schema electrică a unei porți LS-TTL NOR cu două intrări

(a)	X	Y	V_{AX}	T2X	V_{AY}	T2Y	T3	T4	T5	T6	V_Z	Z
	L	L	<1,05	off	<1,05	off	on	on	off	off	>2,7	H
	L	H	<1,05	off	1,2	on	off	off	on	on	<0,35	L
	H	L	1,2	on	<1,05	off	off	off	on	on	<0,35	L
	H	H	1,2	on	1,2	on	off	off	on	on	<0,35	L

(b)	X	Y	Z
	0	0	1
	0	1	0
	1	0	0
	1	1	0




Figura 3-47 Poartă LS-TTL NOR cu două intrări: (a) tabelul funcției; (b) tabelul de adevăr; (c) simbolul logic

3.8 Familii TTL

Famiiliile TTL au evoluat de-a lungul anilor ca urmare a dorinței proiectanților de circuite digitale de a obține performanțe superioare. Consecința a fost dispariția a trei familii TTL, proiectanții din zilele noastre putând alege din cele cinci familii rămase la dispoziția lor. Toate familiile TTL sunt compatibile, în sensul că utilizează aceeași tensiune de alimentare și aceleași niveluri logice, însă fiecare familie prezintă anumite avantaje în ceea ce privește viteza, consumul de putere și prețul.

3.8.1 Primele familii TTL

Familia inițială de porți logice TTL a fost lansată de Sylvania în 1963. Ea a devenit cunoscută datorită companiei Texas Instruments, ale cărei coduri din seria 7400, adaptate pentru porți și alte componente TTL au ajuns rapid să constituie un standard industrial.

Ca și în cazul seriei CMOS 7400, dispozitivele aparținând unei familii TTL sunt desemnate prin coduri de forma 74FAMxx, unde „FAM” este denumirea familiei, alcătuită din litere, iar xx este indicativul numeric al funcției. Dispozitivele aparținând unor familii diferite, dar ale căror coduri conțin aceeași valoare xx, realizează aceeași funcție. Din denumirea familiei TTL inițiale lipsește grupul de litere „FAM”, familia fiind desemnată ca *seria TTL 74*.

Valorile rezistoarelor din circuitul TTL original au fost modificate, obținându-se două noi familii, cu caracteristici diferite. Familia *74H* (*High-speed TTL* - TTL de viteză mare) conținea rezistoare de valori mai mici, realizând un timp de propagare redus în detrimentul consumului de putere.

Familia 74L (*Low power TTL* - TTL de mică putere) conținea rezistoare de valori mai mari, realizând un consum de putere redus în detrimentul timpului de propagare.

Având la dispoziție cele trei familii TTL prezentate mai sus, proiectanții de circuite digitale ai anilor '70 puteau opta între circuite de mare viteză și circuite cu consum mic de putere. Apariția tranzistoarelor Schottky le-a oferit aceste posibilități și a detronat seriile TTL 74, 74H și 74L. În continuarea secțiunii de față vom prezenta caracteristicile familiilor TTL actuale, cu performanțe superioare.

3.8.2 Familii TTL Schottky

Cronologic, prima familie în care au fost folosite tranzistoare Schottky a fost 74S (*TTL Schottky*). Folosind tranzistoare Schottky și rezistoare de valori mici, această familie beneficiază de viteză mult mai mare, dar și de un consum de putere mai mare decât seria TTL 74 originală.

Probabil că familia TTL cea mai larg folosită și cea mai puțin costisitoare este 74LS (*Low power Schottky TTL* - TTL Schottky de mică putere), lansată la scurt timp după 74S. Cu o combinație de tranzistoare Schottky și rezistoare de valori mai mari, TTL 74LS atinge aceeași viteză ca seria TTL 74, dar consumă aproximativ o cincime din puterea consumată de aceasta. Astfel, 74LS a devenit una dintre familiile de circuite logice preferate pentru noile aplicații cu TTL.

Inovațiile în tehnologia circuitelor integrate și în domeniul configurațiilor, care au urmat, au dus la apariția a încă două noi familii de circuite logice Schottky. Familia 74AS (*Advanced Schottky TTL* - TTL Schottky avansată) are viteză aproape dublă față de 74S, la aproximativ același consum de putere. Familia 74ALS (*Advanced Low-power Schottky TT*) - TTL Schottky avansată), de mică putere prezintă atât un consum mic de putere, cât și viteze mai mari decât 74LS, cu care rivalizează în popularitate în privința satisfacerii parametrilor majori impuși noilor aplicații cu TTL. Familia 74F (*Fast TTL* - TTL rapid) se situează între 74AS și 74ALS în ceea ce privește compromisul viteză/putere și constituie, probabil, opțiunea cea mai frecventă pentru atingerea obiectivelor de rapiditate în aplicații cu TTL de ultimă oră.

Tabel 3-7 Caracteristicile porților din familiile TTL

Parametrul	Simbol	Familia				
		74S	74LS	74AS	74ALS	74F
Timp de propagare maxim (ns)		3	9	1,7	4	3
Puterea consumată de o poartă (mW)		19	2	8	1,2	4
Produs viteză-putere (pJ)		57	18	13,6	4,8	12
Tensiune de intrare la nivelul LOW (V)	V_{ILmax}	0,8	0,8	0,8	0,8	0,8
Tensiune de ieșire la nivelul LOW(V)	V_{OLmax}	0,5	0,5	0,5	0,5	0,5
Tensiune de ieșire la nivelul HIGH (V)	V_{OHmax}	2,7	2,7	2,7	2,7	2,7

Curent de intrare la nivelul LOW (mA)	I_{ILmax}	-2,0	-0,4	-0,5	-0,2	-0,6
Curent de ieșire la nivelul LOW (mA)	I_{OHmax}	20	8	20	8	20
Curent de intrare la nivelul HIGH (μ A)	I_{ILmax}	50	20	20	20	20
Curent de ieșire la nivel HIGH(μ A)	I_{OHmax}	-1000	-400	-2000	-400	-1000

3.8.3 Caracteristicile familiilor TTL

Primele două linii ale tabelului 3-7 specifică timpii de propagare (în nanosecunde) și consumurile de putere (în mW) caracteristice unei porți **NAND** tipice cu două intrări, din fiecare familie.

Un parametru ce exprimă eficiența unei familii de circuite logice este *produsul viteză putere*, din linia a treia a tabelului. Așa cum am mai arătat, acesta este, pur și simplu, produsul dintre timpul de propagare și consumul de putere caracteristice unei porți tipice. Produsul viteză-putere constituie o estimare a randamentului, arătând câtă energie consumă o poartă logică pentru a comuta semnalul de ieșire.

Ultimele linii ale tabelului 3-7 specifică parametrii de intrare și de ieșire ai unor porți TTL tipice din fiecare familie. Folosind aceste informații se poate analiza funcționarea porților TTL privite din exterior, fără a cunoaște detalii interne ale circuitelor.

3.8.4 Foaie de catalog pentru un dispozitiv TTL

Tabelul 3-8 prezintă un fragment dintr-o foaie de catalog pentru dispozitivul 74LS00. Dispozitivul 54LS00, ale cărui date apar, de asemenea, în tabel este identic cu cel dintâi, însă poate funcționa în întreaga gamă de temperatură și de tensiune „de uz militar” și costă mai mult. Majoritatea componentelor TTL se produc și în versiunea serie 54 de uz militar). În tabel apar trei secțiuni ale foii de catalog:

- *Condițiile de funcționare recomandate* precizează tensiunea de alimentare, domeniile tensiunilor de intrare, sarcina admisă în c.c. și temperatura la care dispozitivul funcționează normal.
- *Caracteristicile electrice* menționează valorile tensiunilor și curenților care mai apar la intrările și la ieșirea dispozitivului în condițiile de funcționare recomandate:

I_I	Curentul maxim de intrare la tensiune de intrare HIGH foarte mare.
I_{OS}	Curentul de ieșire cu ieșirea în HIGH scurtcircuitată la masă.
I_{CCH}	Curentul absorbit de la sursa de alimentare când toate ieșirile (ale tuturor celor patru porți NAND) sunt HIGH. (Valoarea specificată se referă la întreaga capsulă, care conține patru porți NAND , deci curentul corespunzător unei singure porți este un sfert din valoarea din tabel.)

I_{CCL} Curentul absorbit de la sursa de alimentare când toate ieșirile (ale tuturor celor patru porți **NAND**) sunt LOW.

t_{LH} Timp de comutație directă (timpul de comutație din LOW în HIGH)

t_{HL} Timp de comutație inversă (timpul de comutație din HIGH în LOW)

Tabel 3-8 Foaie de catalog obișnuită, furnizată de producător, pentru 74LS00

CONDIȚII DE FUNCȚIONARE RECOMANDATE								
Param	Descriere	SN54LS00			SN74LS00			Unit.
		Min.	Nom	Max.	Min.	Nom	Max.	
V_{CC}	Tensiune de alimentare	4,5	5,0	5,5	4,75	5,0	5,25	V
V_{IH}	Tensiune de intrare HIGH	2,0			2,0			V
V_{IL}	Tensiune de intrare LOW			0,7			0,8	V
I_{OH}	Curent de ieșire HIGH			-0,4			-0,4	mA
I_{OL}	Curent de ieșire LOW			4			8	mA
T_A	Temp. aerului la funcț.	-55		125	0		70	°C
CARACTERISTICI ELECTRICE LA TEMPERATURILE RECOMANDATE PENTRU AER								
Param	Condiții de testare	SN54LS00			SN74LS00			Unit.
		Min.	Nom	Max.	Min.	Nom	Max.	
V_{IK}	$V_{CC} = \text{Min.}; I_N = -18 \text{ mA}$			-1,5			-1,5	V
V_{OH}	$V_{CC} = \text{Min.}; V_{IH} = 2,0 \text{ V}; I_{OH} = -0,4 \text{ mA}$	2,5	3,4		2,5	3,4		V
V_{OL}	$V_{CC} = \text{Min.}; V_{IH} = 2,0 \text{ V}; I_{OL} = 4 \text{ mA}$		0,25	0,4		0,25	0,4	V
	$V_{CC} = \text{Min.}; V_{IH} = 2,0 \text{ V}; I_{OL} = 8 \text{ mA}$					0,35	0,5	V
I_I	$V_{CC} = \text{Max.}; V_I = 7,0 \text{ V};$			0,1			0,1	mA
I_{IH}	$V_{CC} = \text{Max.}; V_I = 2,7 \text{ V};$			20			20	μA
I_{IL}	$V_{CC} = \text{Max.}; V_I = 0,4 \text{ V};$			-0,4			-0,4	mA
I_{OS}	$V_{CC} = \text{Max.}$	-20		-100	-20		-100	mA
I_{CCH}	$V_{CC} = \text{Max.}; V_I = 0 \text{ V};$		0,8	1,6		0,8	1,6	mA
I_{CCL}	$V_{CC} = \text{Max.}; V_I = 4,5 \text{ V};$		2,4	4,4		2,4	4,4	mA
CARACTERISTICI DE COMUTAȚIE, $V_{CC} = 5,0 \text{ V}, T_A = 25^\circ\text{C}$								
Param.	De la (intrarea)	La (ieșirea)	Cond. de testare		Min.	Tip.	Max.	Unit.
t_{PLH}	A sau B	Y	$R_s = 2 \text{ k}\Omega;$ $C_s = 15 \text{ pF}$			9	15	ns
t_{PHL}						10	15	ns

În catalogul producătorului, uneori, mai apare o a patra secțiune:

- Valorile maxime absolute precizează condițiile cele mai defavorabile în care dispozitivul poate fi exploatat sau stocat fără a se deteriora.

Un catalog complet prezintă, de asemenea, circuitele de testare folosite la măsurarea parametrilor la producător și diagrame care ilustrează modul în care parametrii tipici variază în anumite condiții de funcționare cum sunt variațiile tensiunii de alimentare (V_{CC}), ale temperaturii mediului ambiant (T_A) și ale sarcinii (R_s, C_s).

3.9 Realizarea interfețelor CMOS/TTL

Proiectanții de circuite digitale aleg o familie de circuite logice „prestabilită”, pe baza căreia construiesc un întreg sistem, alegerea fiind dictată de considerente generale ca viteză, putere, precum și altele. Totuși, în unele cazuri se impune utilizarea unor dispozitive aparținând altor familii, fie din cauza faptului că sunt singurele disponibile, fie datorită unor cerințe speciale. (De exemplu, nu toate componentele din familia *74LS* se produc și în *74 HCT*, și reciproc.) Prin urmare, este foarte important ca proiectantul să cunoască bine implicațiile conectării unor ieșiri TTL la intrări CMOS și invers.

La realizarea unei interfețe *TTL/CMOS* trebuie luați în considerație mai mulți factori, primul dintre acestia fiind marginea de zgomot. În starea LOW, marginea de zgomot de c.c. depinde de V_{OLmax} a ieșirii de comandă și de V_{ILmax} a intrării comandate, fiind egală cu $V_{ILmax} - V_{OLmax}$. Similar, în starea HIGH, marginea de zgomot de c.c. este egală cu $V_{OHmin} - V_{IHmin}$. Figura 3-48 prezintă valorile semnificative pentru familiile *TTL* și *CMOS*.




Figura 3-48 Nivelurile de ieșire și de intrare de care să se țină seama la realizarea interfețelor dintre familiile TTL și CMOS. (Remarcați că intrările familiilor HC și HCT nu sunt compatibile cu TTL)

Fanout-ul este următorul factor ce trebuie avut în vedere. La fel ca în cazul sistemelor ce includ numai dispozitive TTL, proiectantul trebuie să calculeze suma curenților de intrare necesari dispozitivelor comandate de o anumită ieșire și să compare această sumă cu posibilitățile de comandă ale ieșirii în ambele stări. Când un dispozitiv TTL comandă dispozitive CMOS, fanout-ul nu constituie o problemă, deoarece intrările CMOS aproape că nu necesită curent în nici una dintre stări. Însă intrările TTL, în special în starea LOW, necesită un curent substanțial, mai ales în comparație cu posibilitățile ieșirilor HC și HCT.

Ultimul factor de care trebuie să se țină seama este sarcina capacitivă. Capacitatea de sarcină a unui circuit logic mărește atât timpul de propagare, cât și puterea disipată. Timpii de propagare măriți se observă în special la ieșirile HC și HCT, ai căror timpi de tranziție cresc aproximativ cu câte 1 ns pentru fiecare 5 pF din sarcină. Tranzistoarele de ieșire ale circuitelor FCT prezintă rezistențe de conducție foarte scăzute, deci timpii lor de tranziție cresc, cu aproximație, cu numai 0,1 ns pentru fiecare 5 pF din sarcină.

Pentru aceeași capacitate de sarcină, aceeași tensiune de alimentare și aceeași configurație a circuitului în care sunt incluse, dispozitivele CMOS din toate familiile prezintă aceeași disipare de putere dinamică. Dispozitivele TTL disipă însă ceva mai puțină putere dinamică deoarece excursia de tensiune între nivelurile TTL HIGH și LOW este mai mică.

3.10 Circuitele logice CMOS de tensiune scăzută

Industria producătoare de circuite integrate s-a orientat către dispozitive CMOS alimentate cu tensiuni mai scăzute din următoarele două motive:

- În majoritatea aplicațiilor, excursia de tensiune de la o ieșire CMOS este egală cu diferența dintre barele de alimentare. Scăderea tensiunii de alimentare reduce mai mult decât proporțional puterea dinamică disipată.
- Pe măsură ce miniaturizarea tranzistoarelor este mai pronunțată, stratul izolator de oxid dintre poarta unui tranzistor CMOS, pe de o parte, și drena și sursa acestuia, de cealaltă parte, devine tot mai subțire, deci incapabil să constituie o bună izolație între diferențele „ridicate” de potențial, de 5 V.

Ca urmare, grupul de standarde industriale în domeniul circuitelor integrate JEDEC a stabilit tensiunile de $3,3\text{ V} \pm 0,3\text{ V}$; $2,5\text{ V} \pm 0,2\text{ V}$ și $1,8\text{ V} \pm 0,15\text{ V}$ ca noi tensiuni standardizate pentru alimentarea circuitelor logice. Standardele JEDEC precizează și nivelurile de tensiune ale semnalelor logice de intrare și de ieșire corespunzătoare dispozitivelor alimentate cu aceste tensiuni.

Trecerea la tensiuni de alimentare mai scăzute s-a produs în etape și se va desfășura la fel în continuare. Pentru familiile de circuite logice discrete se urmărește producerea unor dispozitive caracterizate prin tensiuni de alimentare și de ieșire scăzute, dar care pot prelua și semnale de intrare de nivel mai mare. În acest mod, familiile CMOS alimentate cu 3,3 V pot interacționa cu familii CMOS și TTL alimentate cu 5 V.

Asemenea dispozitive au dimensiuni suficient de mari ca să justifice utilizarea a două tensiuni de alimentare. O tensiune scăzută, ca aceea de 2,5 V,

alimentează porțile din interiorul cipurilor, care alcătuiesc *circuitul logic central*. Pentru alimentarea circuitelor din exterior, de intrare și de ieșire, care alcătuiesc *inelul exterior*, se utilizează o tensiune mai ridicată, de pildă 3,3 V, pentru asigurarea compatibilității cu dispozitivele din generațiile anterioare ce fac parte din același sistem. În interior există și circuite tampon speciale, care efectuează sigur și rapid conversia între nivelurile logice de tensiune din circuitul logic central și cele din inelul exterior.

3.10.1 Circuite logice LVTTL și LVCMOS, alimentate cu 3,3 V

Corespondența dintre nivelurile de semnal caracteristice familiilor TTL standard și cele ale dispozitivelor CMOS de tensiune scăzută, care funcționează la valoarea nominală a tensiunii de alimentare este ilustrată sugestiv în fig. 3-49. În fig. (a) apar nivelurile de semnal originale, simetrice, ale familiilor CMOS alimentate exclusiv cu 5 V, ca HC și VHC. La familiile CMOS compatibile cu TTL, cum sunt HCT, VHCT și FCT, nivelurile de tensiune sunt deplasate în jos pentru asigurarea compatibilității, cum puteți observa în fig. (b).

Într-o primă etapă de evoluție a familiilor CMOS de tensiune scăzută s-a ales tensiunea de alimentare de 3,3 V. Standardul JEDEC pentru circuitele logice de 3,3 V definește, de fapt, două seturi de niveluri. Nivelurile *LVCMOS* (*low-voltage CMOS* – CMOS de tensiune scăzută) se utilizează în aplicațiile realizate exclusiv cu componente CMOS, în care ieșirile comandă sarcini de c.c. reduse (mai mici de 100 μ A), deci V_{OL} și V_{OH} se mențin la o diferență de maximum 0,2 V față de barele de alimentare. Nivelurile *LVTTL* (*low-voltage TTL* – TTL de tensiune scăzută), din fig. (c), se utilizează în aplicații în care sarcinile de c.c. ale ieșirilor sunt semnificative, V_{OL} putând ajunge la 0,4 V, iar V_{OH} , la 2,4 V.

Alegerea nivelurilor logice TTL de la capătul inferior al domeniului de 5V s-a făcut relativ necorelat. După cum se vede în fig. (b) și (c), nivelurile LVTTL au putut fi alese astfel încât să corespundă exact nivelurilor TTL. Astfel, o ieșire LVTTL poate comanda fără probleme o intrare TTL atâta timp cât curentul de ieșire se încadrează în domeniul specificat (I_{OLmax} , I_{OHmax}). Similar, o ieșire TTL poate comanda o intrare LVTTL, fără a depăși însă tensiunea V_{CC} , de 3,3 V, caracteristică dispozitivelor LVTTL.




Figura 3-49 Comparație între nivelurile logice: (a) CMOS de 5V; (b) TTL de 5V și CMOS de 5V compatibile cu TTL; (c) LVTTL de 3,3V; (d) CMOS de 2,5V; (e) CMOS de 1,8V

Interfețe TTL/LVTTL – rezumat:

În conformitate cu cele expuse în subsecțiunile precedente, în același sistem pot fi utilizate atât dispozitive TTL (de 5V), cât și LVTTL (de 3,3V), cu condiția respectării următoarelor trei reguli:

- Ieșirile LVTTL pot comanda direct intrări TTL, ținându-se seama doar de limitările impuse de obicei curentului de la ieșirea dispozitivelor de comandă (I_{OLmax} , I_{OHmax}).
- Ieșirile TTL pot comanda intrări LVTTL dacă intrările acceptă tensiuni de 5V.
- Ieșirile dispozitivelor TTL și LVTTL cu trei stări pot comanda aceeași magistrală dacă ieșirile LVTTL suportă tensiuni de 5V.

4. Algebra circuitelor digitale

Circuitele logice sunt de două categorii: combinaționale și secvențiale. *Circuite logice* combinaționale sunt acele circuite ale căror ieșiri sunt funcții exclusiv de starea curentă a intrărilor.

Ieșirile unui *circuit logic secvențial* depind nu numai de starea curentă a intrărilor, ci și de starea anterioară a acestora, care se poate să fi existat o perioadă de timp arbitrar îndelungată.

Circuitele combinaționale pot fi formate dintr-un număr arbitrar de porți logice și inversoare, însă nu conțin nici o buclă de reacție. *Bucă de reacție* este o cale de semnal dintr-un circuit, prin care semnalul de la ieșirea unei porți se poate întoarce la intrarea aceleiași porți; în general, funcționarea circuitelor secvențiale se bazează pe acest tip de buclă.

În *analiza* circuitelor combinaționale se pornește de la o schemă logică din care se obține o reprezentare formală a funcției realizate de acel circuit, de pildă un tabel de adevăr sau o expresie logică. În sinteză se procedează invers, adică se pleacă de la o reprezentare formală și se obține o schemă logică.

4.1 Algebra de comutație

La originea formalismului aplicat în metodele de analiză a circuitelor digitale se află opera unui matematician englez pe nume George Boole. În 1854, el a inventat un sistem algebric bazat pe două valori, numit astăzi *algebră booleană*.

Mult timp după apariția operei lui Boole, în 1938, cercetătorul Claude E. Shannon, de la Bell Laboratories, a arătat cum poate fi adaptată algebra booleană în scopul descrierii și analizării funcționării circuitelor cu releu - elementele logice digitale cele mai larg utilizate în acea epocă. În *algebra de comutație* a lui Shannon, starea unui contact de releu - deschis sau închis - este reprezentată prin variabila X , care poate lua una dintre cele două valori posibile, 0 și 1. În tehnologiile logice actuale, aceste valori sunt atribuite unei game largi de stări fizice – tensiune HIGH sau LOW, lumină aprinsă sau stinsă, condensator încărcat sau descărcat, siguranță arsă sau intactă.

4.1.1 Axiomele algebrei booleene

Prin *convenția de logică pozitivă* asociem valorii „0” o tensiune LOW și valorii „1” o tensiune HIGH. Prin *convenția de logică negativă* se face asocierea inversă: 0=HIGH și 1=LOW. Însă utilizarea fie a logicii pozitive, fie a celei negative nu afectează posibilitățile de a reprezenta algebric fără echivoc funcționarea unui circuit; sunt afectate doar detaliile formalismului de reprezentare algebrică a fenomenelor fizice.

Axiomele (sau *postulatele*) unui sistem matematic alcătuiesc un set minim de definiții fundamentale pe care le acceptăm ca adevărate și din care se deduc toate celelalte informații referitoare la acel sistem.

Vom nota cu X' inversul (opusul sau complementul) lui X .

$$(A1): X = 0 \text{ dacă } X \neq 1$$

$$(A1'): X = 1 \text{ dacă } X \neq 0$$

$$(A2): \text{Dacă } X = 0, \text{ atunci } X' = 1$$

$$(A2'): \text{Dacă } X = 1, \text{ atunci } X' = 0$$

$$(A3): 0 \cdot 0 = 0$$

$$(A3'): 1 + 1 = 1$$

$$(A4): 1 \cdot 1 = 1$$

$$(A4'): 0 + 0 = 0$$

$$(A5): 0 \cdot 1 = 1 \cdot 0 = 0$$

$$(A5'): 1 + 0 = 0 + 1 = 1$$

Cele cinci perechi de axiome definesc complet algebra de comutație. Pornind de la ele se demonstrează toate celelalte propoziții referitoare la acest sistem.




Figura 4-1 Denumirile semnalelor și notația algebrică pentru: (a) poartă AND, (b) poartă OR

Funcția realizată de o poartă **AND** cu două intrări este numită uneori *multiplicare logică* sau *produs logic* și este simbolizată algebric printr-un *punct*

de multiplicare. Deci semnalul de ieșire al unei porți **AND** cu intrările X și Y are valoarea $X \cdot Y$, cum arată fig. 4-1 (a).

Funcția realizată de o poartă **OR** cu două intrări este numită uneori *sumă logică* și este simbolizată algebric prin semnul plus (+). Semnalul de ieșire al unei porți **OR** cu intrările X și Y are valoarea $X + Y$, ca în fig. 4-1 (b).

Prin convenție, într-o expresie logică în care apar atât operații de multiplicare, cât și de însumare, multiplicarea are *prioritate*, la fel ca în expresiile cu întregi din limbajele de programare convenționale. În consecință, expresia $W \cdot X + Y \cdot Z$ este echivalentă cu $(W \cdot X) + (Y \cdot Z)$.

Ultimele trei perechi de axiome definesc formal operațiile **AND** și **OR** arătând ce valoare apare la ieșirea fiecărui tip de poartă pentru fiecare combinație de intrare posibilă.

4.1.2 Teoreme pentru o singură variabilă

În desfășurarea analizei sau sintezei circuitelor logice scriem frecvent expresii algebrice care caracterizează funcționarea reală sau propusă a unui circuit. În algebra de comutație, *teoremele* sunt enunțuri demonstrate ca adevărate, care ne permit să efectuăm o analiză mai simplă sau o sinteză mai eficientă a circuitelor respective. De exemplu, teorema $X + 0 = X$ ne permite să înlocuim prin X, într-o expresie, orice apariție a sumei $X + 0$.

Tabel 4-1 Teoreme pentru o variabilă în algebra de comutație

(T1)	$X + 0 = X$	(T1')	$X \cdot 1 = X$	(Identități)
(T2)	$X + 1 = 1$	(T2')	$X \cdot 0 = 0$	(Elemente nule)
(T3)	$X + X = X$	(T3')	$X \cdot X = X$	(Idempotență)
(T4)	$(X')' = X$	(T4')		(Involuție)
(T5)	$X + X' = 1$	(T5')	$X \cdot X' = 0$	(Complemente)

Tabelul 4-1 prezintă teoremele algebrei de comutație referitoare la o singură variabilă, X. Majoritatea teoremelor din algebra de comutație se demonstrează extrem de simplu printr-o metodă numită *inducție perfectă*. Axioma de bază a acestei metode este A1: întrucât o variabilă de comutație poate lua doar două valori diferite, teoremele pentru o singură variabilă se demonstrează verificându-le atât pentru $X = 0$, cât și pentru $X = 1$. De exemplu, pentru demonstrarea teoremei T1 se efectuează două substituții:

$$\begin{array}{lll} [X = 0] & 0 + 0 = 0 & \text{adevărat, conform axiomei A4'} \\ [X = 1] & 1 + 0 = 1 & \text{adevărat, conform axiomei A5'} \end{array}$$

4.1.3 Teoreme pentru două și trei variabile

Teoremele algebrei de comutație referitoare la două și trei variabile sunt prezentate în tabelul 4-2. Fiecare dintre ele se demonstrează simplu prin inducție perfectă, verificând relațiile corespunzătoare pentru cele patru combinații posibile de X și Y sau pentru cele opt combinații de X, Y și Z.

Tabel 4-2 Teoremele algebrei de comutație pentru două și trei variabile

(T6)	$X + Y = Y + X$	(T6')	$X \cdot Y = Y \cdot X$	(Comutativitate)
(T7)	$(X + Y) + Z = X + (Y + Z)$	(T7')	$(X \cdot Y) \cdot Z = X \cdot (Y \cdot Z)$	(Asociativitate)
(T8)	$X \cdot Y + X \cdot Z = X \cdot (Y + Z)$	(T8')	$(X + Y) \cdot (X + Z) = X + Y \cdot Z$	(Distributivitate)
(T9)	$X + X \cdot Y = X$	(T9')	$X \cdot (X + Y) = X$	(Acoperire)
(T10)	$X \cdot Y + X \cdot Y' = X$	(T10')	$(X + Y) \cdot (X + Y') = X$	(Combinare)
(T11)	$X \cdot Y + X' \cdot Z + Y \cdot Z = X \cdot Y + X' \cdot Z$			(Consens)
(T11')	$(X + Y) \cdot (X' + Z) \cdot (Y + Z) = (X \cdot Y) \cdot (X' + Z)$			

Primele două perechi de teoreme se referă la comutativitatea și asociativitatea sumei logice și produsului logic și sunt identice cu legile de comutativitate și asociativitate aferente numerelor întregi și reale. În ansamblu, ele arată că nu este necesar să se țină cont de includerea între paranteze sau de scrierea într-o anumită ordine a termenilor unei sume logice sau ai unui produs logic. De exemplu, din punct de vedere strict algebric, o expresie de genul $W \cdot X \cdot Y \cdot Z$ este ambiguă; sunt de preferat variantele $(W \cdot (X \cdot (Y \cdot Z)))$ sau $((((W \cdot X) \cdot Y) \cdot Z)$ sau $(W \cdot X) \cdot (Y \cdot Z)$. Teoremele arată însă că forma ambiguă a expresiei este corectă, întrucât în oricare dintre cazuri se obține același rezultat. Putem chiar să schimbăm ordinea variabilelor (de exemplu, $X \cdot Z \cdot Y \cdot W$) și rezultatul va fi același.

Oricât de banală ar părea această discuție, ea are mare importanță, deoarece constituie baza teoretică a utilizării porților logice cu mai mult de două intrări. S-au definit operatorii \cdot și $+$ ca *operatori binari* - operatori ce intervin între două variabile. În practică însă utilizăm porți **AND** și **OR** cu 3, 4 sau mai multe intrări. Teoremele ne arată că putem conecta intrările porților în orice ordine; de fapt, multe programe de dispunere a componentelor pe cartelele cu circuit imprimat și în interiorul ASIC exploatează această posibilitate. Astfel, se pot folosi fie o poartă cu n intrări, fie $(n - 1)$ porți cu două intrări, deși, probabil, timpul de propagare și prețul sunt mai mari în cazul folosirii mai multor porți cu două intrări.

Teorema T8 este identică legii de distributivitate pentru numere întregi și reale, adică produsul logic este distributiv față de suma logică. În consecință, putem „multiplica” o expresie punând-o sub forma unei sume de produse, ca în exemplul de mai jos:

$$V \cdot (W + X) \cdot (Y + Z) = V \cdot W \cdot Y + V \cdot W \cdot Z + V \cdot X \cdot Y + V \cdot X \cdot Z$$

Algebra de comutație prezintă însă și o proprietate neobișnuită: inversa acestei teoreme este, de asemenea, adevărată – suma logică este distributivă față de produsul logic – așa cum reiese din teorema T8'. Deci, putem extinde o expresie și sub formă de produs de sume:

$$(V \cdot W \cdot X) + (Y \cdot Z) = (V + Y) \cdot (V + Z) \cdot (W + Y) \cdot (W + Z) \cdot (X + Y) \cdot (X + Z)$$

Teoremele T9 și T10 sunt mult utilizate la minimizarea funcțiilor logice. De exemplu, dacă subexpresia $X + X \cdot Y$ este inclusă într-o expresie logică, *teorema de acoperire* T9 arată că este suficientă includerea în acea expresie a variabilei X; se spune ca X *acoperă* $X \cdot Y$. *Teorema de combinare* T10 arată că dacă într-o expresie este inclusă subexpresia $X \cdot Y + X \cdot Y'$, aceasta poate fi înlocuită prin X. Întrucât Y poate fi ori 0, ori 1, în oricare caz, subexpresia originală poate lua valoarea 1 dacă și numai dacă X este 1.

Deși T9 poate fi demonstrată cu ușurință prin inducție perfectă, corectitudinea ei reiese mai evident dacă vom folosi în demonstrație celelalte teoreme deja demonstrate:

$$\begin{aligned} X + X \cdot Y &= X \cdot 1 + X \cdot Y \text{ (în conformitate cu T1')} \\ &= X \cdot (1 + Y) \text{ (în conformitate cu T8)} \\ &= X \cdot 1 \text{ (în conformitate cu T2)} \\ &= X \text{ (în conformitate cu T1')} \end{aligned}$$

În mod asemănător, celelalte teoreme pot fi folosite și pentru a demonstra T10, principalul artificiu fiind aici rescrierea membrului stâng ca $X \cdot (Y + Y')$, conform teoremei T8.

Teorema T11 este cunoscută ca *teorema de consens*. Termenul $Y \cdot Z$ este numit *consens* între $X \cdot Y$ și $X' \cdot Z$. Se pleacă de la ideea că dacă $Y \cdot Z$ este 1, atunci fie $X \cdot Y$, fie $X' \cdot Z$ trebuie să fie tot 1, întrucât atât Y, cât și Z sunt 1 și fie X, fie X' trebuie să fie 1. Prin urmare, termenul $Y \cdot Z$ este redundant și poate fi eliminat din membrul drept al relației T11. Teorema de consens are două aplicații importante. Ea poate fi utilizată pentru eliminarea anumitor incertitudini de temporizare caracteristice circuitelor logice combinaționale. De asemenea, teorema de consens constituie baza metodei consensului iterativ de aflare a implicanților primi.

În toate teoremele este posibilă înlocuirea oricărei variabile cu o expresie logică arbitrară. Una dintre înlocuirile simple constă în complementarea uneia sau a mai multor variabile:

$$(X + Y') + Z' = X + (Y' + Z') \text{ (pe baza teoremei T7)}$$

Se pot înlocui însă și expresii mai complicate:

$$(V'+X) \cdot (W \cdot (Y'+Z)) + (V'+X) \cdot (W \cdot (Y'+Z))' = V'+X \text{ (pe baza teoremei T10)}$$

4.1.4 Teoreme pentru n variabile

Câteva teoreme importante, prezentate în tabelul 4-3, se verifică pentru orice număr n de variabile. Majoritatea lor se demonstrează printr-o metodă – denumită *inducție finită* – ce implică două etape: într-o primă etapă se arată că teorema se verifică pentru $n = 2$ (*etapa de bază*), iar apoi se arată că dacă teorema se verifică pentru $n = i$, atunci ea se verifică și pentru $n = i + 1$ (*etapa de inducție*). De exemplu, să considerăm teorema de idempotență generalizată, T12. Pentru $n = 2$, T12 este echivalentă cu T3, deci se verifică. Dacă se verifică pentru o sumă logică de i variabile X , atunci se verifică și pentru suma a $i + 1$ variabile X , conform raționamentului următor:

$$\begin{aligned} X + X + \dots + X &= X + (X + \dots + X) \text{ (} i + 1 \text{ variabile } X \text{ în ambii membri)} \\ &= X + (X) \text{ (dacă T12 se verifică pentru } n = i) \\ &= X \text{ (în conformitate cu T3)} \end{aligned}$$

Deci teorema se verifică pentru orice valoare finită n .

Teoremele lui DeMorgan (T13 și T13') sunt, probabil, teoremele cele mai frecvent utilizate din întreaga algebră de comutație. Teorema T13 afirmă că o poartă **AND** cu n intrări și ieșirea complementată este echivalentă cu o poartă **OR** cu n intrări complementate. Prin urmare, circuitele din fig. 4-2 (a) și (b) sunt echivalente.

Tabel 4-3 Teoremele algebrei de comutație pentru n variabile

(T12)	$X + X + \dots + X = X$	(Idempotență generalizată)
(T12')	$X \cdot X \cdot \dots \cdot X = X$	
T(13)	$(X_1 \cdot X_2 \cdot \dots \cdot X_n)' = X_1' + X_2' + \dots + X_n'$	(Teoremele lui DeMorgan)
(T13')	$(X_1 + X_2 + \dots + X_n)' = X_1' \cdot X_2' \cdot \dots \cdot X_n'$	
(T14)	$[F(X_1, X_2, \dots, X_n, +, \cdot)]' = F(X_1', X_2', \dots, X_n', \cdot, +)$	(Teorema lui DeMorgan generalizată)
(T15)	$F(X_1, X_2, \dots, X_n) = X_1 \cdot F(1, X_2, \dots, X_n) + X_1' \cdot F(0, X_2, \dots, X_n)$	(Teoremele de expansiune ale lui Shannon)
(T15')	$F(X_1, X_2, \dots, X_n) = [X_1 + F(0, X_2, \dots, X_n)] + [X_1' + F(1, X_2, \dots, X_n)]$	




Figura 4-2 Circuite echivalente conform teoremei T13, a lui DeMorgan: (a) AND-NOT; (b) NOT-OR; (c) simbolul logic al unei porți NAND; (d) simbol echivalent al unei porți NAND




Figura 4-3 Circuite echivalente conform teoremei T13', a lui DeMorgan: (a) OR-NOT; (b) NOT-AND; (c) simbolul logic al unei porți NOR; (d) simbol echivalent al unei porți NOR

Teoremele T13 și T13' sunt cazuri particulare ale *teoremei generalizate a lui DeMorgan*, T14, aplicabilă unei expresii logice oarecare, F . Prin definiție, *complementul unei expresii logice*, notat $(F)'$, este o expresie a cărei valoare este opusă valorii expresiei F pentru orice combinație de intrare posibilă. Teorema T14 este foarte importantă deoarece ne oferă o cale de prelucrare și simplificare a complementului unei expresii.

Teorema T14 afirmă că, dată fiind o expresie logică de n variabile, complementul acesteia se poate obține înlocuind $+$ cu \cdot și invers și complementând toate variabilele. De exemplu, să considerăm expresia:

$$\begin{aligned} F(W, X, Y, Z) &= (W' \cdot X) + (X \cdot Y) + (W \cdot (X' + Z')) \\ &= ((W)' \cdot X) + (X \cdot Y) + (W \cdot ((X)' + (Z)')) \end{aligned}$$

În rândul al doilea am introdus între paranteze variabilele complementate pentru a vă aminti că ' nu face parte din denumirea variabilei, ci este un operator. Aplicând teorema T14 obținem:

$$[F(W, X, Y, Z)]' = ((W)' + X') \cdot (X' + Y') \cdot (W' + ((X)' \cdot (Z)'))$$

Cu teorema T4, expresia se simplifică la:

$$[F(W,X,Y,Z)]' = (W + X') \cdot (X' + Y') \cdot (W' + (X \cdot Z))$$

4.1.5 Dualitatea

Toate axiomele algebrei de comutație au fost enunțate în perechi. Varianta notată cu prim a fiecărei axiome (de exemplu A5') se obține din varianta fără notația prim (de exemplu A5) prin simpla schimbare între 0 și 1 și între \cdot și $+$, atunci când acești operatori apar. În consecință, putem enunța următoarea *metateoremă* – o teoremă despre teoreme:

Principiul dualității:

“Orice teoremă sau identitate din algebra de comutație își păstrează valabilitatea dacă se înlocuiesc reciproc, peste tot, 0 și 1 și \cdot și $+$.”

Dualitatea prezintă importanță deoarece tot ceea ce a fost descris despre algebra de comutație și despre tratarea funcțiilor de comutație are o dublă utilitate. De exemplu, dacă s-a arătat cum se sintetizează circuitele logice **AND-OR** cu două etaje pornind de la o expresie formată dintr-o sumă de produse, se cunoaște automat și metoda duală de sintetizare a circuitelor **OR-AND** pornind de la o expresie formată dintr-un produs de sume.

În algebra de comutație există un singur caz în care \cdot și $+$ sunt tratate diferit, deci dualitatea nu este totdeauna valabilă. Să considerăm următorul enunț al teoremei T9 și „duala” sa, în mod clar absurdă:

$$\begin{aligned} X + X \cdot Y &= X && \text{(teorema T9)} \\ X \cdot X + Y &= X && \text{(după aplicarea principiului dualității)} \\ X + Y &= X && \text{(după aplicarea teoremei T3')} \end{aligned}$$

Evident, ultimul rând de mai sus este un enunț fals; unde este eroarea? Problema constă în respectarea ordinei operatorilor. Membrul stâng al relației din primul rând a fost scris corect fără paranteze deoarece, prin convenție, operatorul \cdot are prioritate. Însă, după aplicarea principiului dualității, ar fi trebuit să acordăm prioritate operatorului $+$ sau să scriem cel de-al doilea rând sub forma $X \cdot (X + Y) = X$. Cea mai bună modalitate de a evita erorile de acest gen este scrierea cu toate parantezele a expresiei înainte de a trece la duala acesteia.

În fig. 4-4 (a) apare tabelul de adevăr al semnalelor electrice caracteristice funcției unui element logic pe care îl vom numi simplu „poartă de tipul 1”. În convenția de logică pozitivă (LOW = 0 și HIGH = 1), aceasta este o poartă **AND**, însă în convenția de logică negativă (LOW = 1 și HIGH = 0), este o poartă **OR**, cum arată fig. (b) și (c). Ne putem imagina și o poartă „de tipul 2”, ca aceea din fig. 4-5, care realizează funcția **OR** în logică pozitivă și **AND** în logică negativă. Asemenea tabele se pot scrie și pentru porți cu mai mult de două intrări.




Figura 4-4 Poartă logică de „tipul 1”: (a) tabelul logic al semnalelor electrice; (b) tabelul funcției logice și simbolul în logică pozitivă; (c) tabelul funcției logice și simbolul în logică negativă




Figura 4-5 Poartă logică de „tipul 2”: (a) tabelul logic al semnalelor electrice; (b) tabelul funcției logice și simbolul în logică pozitivă; (c) tabelul funcției logice și simbolul în logică negativă

Să considerăm o expresie logică oarecare, $F(X_1, X_2, \dots, X_n)$. Respectând convenția de logică pozitivă, putem construi un circuit care să realizeze această funcție folosind inversoare pentru operația de negare, porți de tipul 1 pentru **AND** și porți de tipul 2 pentru **OR**, ca în fig. 4-6. Acum să presupunem că nu schimbăm nimic în circuit, însă trecem de la logica pozitivă la cea negativă. Atunci, circuitul trebuie refăcut ca în fig. 4-7. Este clar că pentru toate combinațiile posibile de semnale de intrare (HIGH și LOW), circuitul generează aceeași tensiune de ieșire. Dar, din punctul de vedere al algebrei de comutație, valoarea de ieșire - 0 sau 1 - este opusă celei obținute în convenția de logică pozitivă. Analog, fiecare valoare de intrare reprezintă acum opusul celei anterioare. Prin urmare, pentru orice combinație posibilă de semnale de la intrarea circuitului din fig. 4-6, la ieșire se obține opusul valorii rezultate din aplicarea combinației de valori opuse la intrările circuitului din fig. 4-7:




Figura 4-6 Circuit ce realizează o funcție logică folosind inversoare și porți de tipurile 1 și 2, în convenția de logică pozitivă




Figura 4-7 Interpretarea în logică negativă a circuitului prezentat anterior.

Prin complementarea ambilor membri se obține teorema lui DeMorgan generalizată:

$$[F(X_1, X_2, \dots, X_n)]' = F^D(X_1', X_2', \dots, X_n')$$

Tabel 4-4 Forma generală a tabelului de adevăr al unei funcții logice de trei variabile $F(X, Y, Z)$

Rândul	X	Y	Z	F
0	0	0	0	$F(0, 0, 0)$
1	0	0	1	$F(0, 0, 1)$
2	0	1	0	$F(0, 1, 0)$
3	0	1	1	$F(0, 1, 1)$
4	1	0	0	$F(1, 0, 0)$
5	1	0	1	$F(1, 0, 1)$
6	1	1	0	$F(1, 1, 0)$
7	1	1	1	$F(1, 1, 1)$

Reprezentarea de bază a unei funcții logice este tabelul de adevăr. Bazându-se pe o concepție similară metodei de demonstrare prin inducție perfectă, această reprezentare grosieră este, pur și simplu, o listă a valorilor obținute la ieșirea unui circuit pentru toate combinațiile de intrare posibile. Tradițional, combinațiile de intrare sunt aranjate pe o coloană în ordinea crescătoare a valorilor binare, iar valorile de ieșire corespunzătoare apar în coloana alăturată. Forma generală a unui tabel de adevăr pentru 3 variabile este prezentată în tabelul 4-4.

Rândurile sunt numerotate de la 0 la 7, corespunzător combinațiilor binare de intrare, dar această numerotare nu este esențială pentru conținutul tabelului de adevăr. În tabelul 4-5 este prezentat tabelul de adevăr pentru un caz particular de funcție logică de trei variabile. Fiecare combinație de 0 și 1 din coloana valorilor de ieșire realizează o funcție logică diferită de celelalte; există 2^8 asemenea combinații. Deci funcția logică din tabelul 4-5 este una dintre cele 2^8 funcții logice diferite, de trei variabile.

Tabelul de adevăr corespunzător unei funcții logice de n variabile conține 2^n rânduri.

Tabel 4-5 Tabelul de adevăr pentru un caz particular de funcție logică de trei variabile $F(X, Y, Z)$

Rândul	X	Y	Z	F
0	0	0	0	1
1	0	0	1	0
2	0	1	0	0
3	0	1	1	-1
4	1	0	0	1
5	1	0	1	0
6	1	1	0	1
7	1	1	1	1

Informațiile conținute de un tabel de adevăr pot fi interpretate și algebric. În acest scop ne sunt necesare câteva definiții:

- Variabilele sau complementele variabilelor reprezentate printr-o singură literă se numesc *variabile literale*. Exemple: X, Y, X', Y .
- Un *termen produs* este o variabilă literală sau produsul logic a două sau mai multe variabile literale. Exemple: $Z, W \cdot X \cdot Y, X \cdot Y' \cdot Z, W' \cdot Y' \cdot Z$.
- O *expresie sumă de produse* este suma logică a unor termeni produs. Exemple:

$$Z' + W \cdot X \cdot Y + X \cdot Y' \cdot Z + W' \cdot Y' \cdot Z.$$

- Un *termen sumă* este o variabilă literală sau suma logică a două sau mai multe variabile literale. Exemple: $Z', W + X + Y, X + Y' + Z, W' + Y' + Z$.

- O expresie produs de sume este produsul logic al unor termeni sumă. Exemple:

$$Z' \cdot (W + X + Y) \cdot (X + Y' + Z) \cdot (W' + Y' + Z).$$

- Un termen normal este un produs sau o sumă în care nici o variabilă nu se repetă. Un termen non-normal poate fi adus totdeauna la forma unei constante sau a unui termen normal prin aplicarea uneia dintre teoremele T3, T3', T5 sau T5'. Exemple de termeni non-normali:

$$W \cdot X \cdot X \cdot Y', W + W + X' + Y, X \cdot X' \cdot Y.$$

$$\text{Exemple de termeni normali: } W \cdot X \cdot Y', W + X' + Y.$$

- Un mintermen de n variabile este un termen normal, produs a n variabile literale. Există 2^n asemenea produse. Exemple de mintermeni de 4 variabile:

$$W' \cdot X' \cdot Y' \cdot Z', W \cdot X \cdot Y \cdot Z, W' \cdot X' \cdot Y \cdot Z'.$$

- Un maxtermen de n variabile este un termen normal, sumă a n variabile literale. Există 2^n asemenea sume. Exemple de maxtermeni de 4 variabile:

$$W' + X' + Y' + Z', W + X' + Y' + Z, W' + X' + Y + Z'.$$

Există o corespondență strânsă între tabelul de adevăr, mintermeni și maxtermeni.

Un mintermen poate fi definit ca un termen produs care are valoarea 1 într-un singur rând al tabelului de adevăr. Analog, un maxtermen poate fi definit ca un termen sumă care are valoarea 0 într-un singur rând al tabelului de adevăr. Tabelul 4-6 înfățișează această corespondență într-un tabel de adevăr pentru trei variabile.

Tabel 4-6 Mintermenii și maxtermenii unei funcții logice de trei variabile, $F(X, Y, Z)$

Rândul	X	Y	Z	F	Mintermeni	Maxtermeni
0	0	0	0	F(0, 0, 0)	$X' \cdot Y' \cdot Z'$	$X + Y + Z$
1	0	0	1	F(0, 0, 1)	$X' \cdot Y' \cdot Z$	$X + Y + Z'$
2	0	1	0	F(0, 1, 0)	$X' \cdot Y \cdot Z'$	$X + Y' + Z$
3	0	1	1	F(0, 1, 1)	$X' \cdot Y \cdot Z$	$X + Y' + Z'$
4	1	0	0	F(1, 0, 0)	$X \cdot Y' \cdot Z'$	$X' + Y + Z$
5	1	0	1	F(1, 0, 1)	$X \cdot Y' \cdot Z$	$X' + Y + Z'$
6	1	1	0	F(1, 1, 0)	$X \cdot Y \cdot Z'$	$X' + Y' + Z$
7	1	1	1	F(1, 1, 1)	$X \cdot Y \cdot Z$	$X' + Y' + Z'$

Un mintermen de n variabile poate fi reprezentat printr-un întreg de n biți, denumit *numărul mintermenului*. Mintermenul corespunzător rândului i din tabelul de adevăr va fi numit *mintermenul i* . În acest mintermen, o variabilă dată apare complementată dacă bitul corespunzător ei în reprezentarea binară a numărului i este 0; în caz contrar, variabila apare necomplementată. De exemplu, pentru rândul 5, reprezentarea binară este 101, iar mintermenul

corespunzător este $X \cdot Y' \cdot Z$. Așa cum, probabil, vă așteptați, în cazul maxtermenilor, totul este invers: în maxtermenul i , o variabilă este complementată dacă bitul corespunzător ei în reprezentarea binară este 1. Prin urmare, maxtermenul 5 (101) este $X' + Y + Z'$. Remarcați că toate cele expuse până acum sunt aplicabile dacă știm numărul de variabile din tabelul de adevăr - trei, în exemple.

Plecând de la corespondența dintre tabelul de adevăr și mintermeni, putem obține cu ușurință o reprezentare algebrică a funcției logice, dedusă din tabelul de adevăr. Suma canonică a unei funcții logice este suma mintermenilor corespunzători rândurilor (combinațiilor de intrare) din tabelul de adevăr pentru care valoarea de ieșire a funcției este 1. De exemplu, suma canonică a funcției logice din tabelul 4-5 este:

$$F = \sum_{X, Y, Z} (0, 3, 4, 6, 7) \\ = X' \cdot Y' \cdot Z' + X' \cdot Y \cdot Z' + X \cdot Y' \cdot Z' + X \cdot Y \cdot Z' + X \cdot Y \cdot Z$$

Aici, notația reprezintă o listă a mintermenilor cu semnificația „suma mintermenilor 0, 3, 4, 6 și 7 cu variabilele X, Y și Z”. Lista mintermenilor mai este denumită și *deschiderea* funcției logice (on-set). Vă puteți da seama că fiecare mintermen „deschide” ieșirea exact pentru o singură combinație de intrare. Orice funcție logică poate fi scrisă sub forma unei sume canonice.

Produsul canonic al unei funcții logice este produsul maxtermenilor corespunzători combinațiilor de intrare pentru care valoarea de ieșire a funcției este 0. De exemplu, produsul canonic al funcției logice din tabelul 4-5 este:

$$F = \sum_{X, Y, Z} (1, 2, 5) \\ = (X + Y + Z') \cdot (X + Y' + Z) \cdot (X' + Y + Z')$$

Aici, notația reprezintă o listă a maxtermenilor cu semnificația „produsul maxtermenilor 1, 2 și 5 cu variabilele X, Y și Z”. Lista maxtermenilor mai este denumită și *închiderea* funcției logice (off-set). Vă puteți da seama că fiecare maxtermen „închide” ieșirea exact pentru o singură combinație de intrare. Orice funcție logică poate fi scrisă sub forma unui produs canonic.

Conversia între lista de mintermeni și cea de maxtermeni se efectuează ușor. În cazul unei funcții de n variabile, mintermenii și maxtermenii pot avea numere din mulțimea $0, 1, 2^n - 1$; o listă de mintermeni sau de maxtermeni este constituită dintr-o submulțime a acestei mulțimi.

De exemplu:

$$\sum_{A, B, C} (0, 1, 2, 3) = \prod_{A, B, C} (4, 5, 6, 7) \\ \sum_{X, Y} (1) = \prod_{X, Y} (0, 2, 3) \\ \sum_{W, X, Y, Z} (0, 1, 2, 3, 5, 7, 11, 13) = \prod_{W, X, Y, Z} (4, 6, 8, 9, 10, 12, 14, 15)$$

Cunoaștem acum cinci moduri de reprezentare a unei funcții logice combinaționale:

1. Tabelul de adevăr.
2. Suma algebrică a mintermenilor, adică suma canonică.
3. Lista mintermenilor, cu notația Σ .
4. Produsul algebric al maxtermenilor, adică produsul canonic.
5. Lista maxtermenilor, cu notația Π .

Fiecare dintre aceste reprezentări oferă exact aceleași informații; cunoscând pe oricare dintre ele, le putem deduce pe celelalte patru printr-un mecanism de calcul simplu.

4.2 Transformări de configurații

Metodele de proiectare prezentate până acum folosesc porți **AND**, **OR** și **NOT**. Dar se poate întâmpla să dorim să utilizăm și porți **NAND** și **NOR**, acestea fiind, în majoritatea tehnologiilor, mai rapide decât porțile **AND** și **OR**. Însă, de obicei, oamenii nu construiesc propoziții logice cu ajutorul conjuncțiilor **NAND** și **NOR**. Prin urmare, dacă se dă o expresie logică “firească”, aceasta trebuie transpusă, prin anumite metode, în alte forme.




Figura 4-8 Implementări alternative pornind de la sume de produse: (a) cu porți AND-OR; (b) cu porți AND-OR și perechi de inversoare suplimentare; (c) cu porți NAND-NAND

Putem transforma orice expresie logică într-o sumă de produse echivalentă, prin simpla deschidere a parantezelor. Așa cum arată fig. 4-8 (a), o asemenea expresie poate fi implementată direct cu porți **AND** și **OR**. Inversoarele necesare pentru complementarea intrărilor nu sunt reprezentate în desen.

După cum observați în fig. 4-8 (b), se poate introduce câte o pereche de inversoare între fiecare ieșire a unei porți **AND** și intrarea porții **OR** corespunzătoare dintr-un circuit **AND-OR** cu două niveluri. Conform teoremei T4, aceste inversoare nu modifică funcția de ieșire a circuitului. Am reprezentat intenționat cerculețul inversor *la intrarea* celui de-al doilea inversor din fiecare pereche, pentru a vă aminti și prin imagine că inversările se anulează reciproc. Dacă încorporăm aceste inversoare în porțile **AND** și **OR**, obținem porți **AND-NOT** pe primul nivel și **NOT-OR** pe nivelul al doilea. Acestea nu sunt decât două variante de reprezentare a aceluiași tip de poartă – **NAND**. Prin urmare, un *circuit* cu două niveluri **AND-OR** poate fi transformat într-un *circuit* cu două niveluri **NAND-NAND** prin simpla substituire a porților.

Dacă oricare dintre produsele din expresia sumă de produse este format dintr-o singură variabilă literală, este posibil ca, în cursul transformării din **AND-OR** în **NAND-NAND**, să pierdem sau să câștigăm inversoare. Astfel, în exemplul din fig. 4-9 nu mai este necesară prezența unui inversor la intrarea *W*, însă trebuie adăugat unul la intrarea *Z*.




Figura 4-9 Alte circuite cu două niveluri obținute pe baza unor sume de produse: (a) **AND-OR**; (b) **AND-OR** cu perechi de inversoare suplimentare; (c) **NAND-NAND**

Am arătat că orice expresie sumă de produse poate fi implementată în două moduri, fie ca un circuit cu porți **AND-OR**, fie ca unul **NAND-NAND**. Duala acestei afirmații este, de asemenea, valabilă: orice expresie produs de sume poate fi implementată ca un circuit **OR-AND** sau ca un circuit **NOR-NOR**. Un exemplu este cel din fig. 4-10. Orice expresie logică poate fi transformată într-o expresie produs de sume echivalentă, prin gruparea corespunzătoare a termenilor, și deci poate fi implementată atât printr-un circuit **OR-AND**, cât și printr-unul **NOR-NOR**.

Aceeași modalitate de transformare poate fi aplicată oricărui circuit logic. De exemplu, în fig. 4-11 (a) este prezentat un circuit construit din porți **AND** și **OR**. După adăugarea perechilor de inversoare se obține circuitul din (b). Observați însă că una dintre porți - poarta **AND** cu două intrări, dintre care o

singură intrare este inversoare - nu este o poartă standard. Putem folosi un inversor separat, ca în fig. (c), pentru a obține un circuit format exclusiv din porți standard, **AND**, **NAND** și inversoare. Însă inversorul este mai bine folosit în fig. (d); se elimină astfel întârzierea introdusă de un nivel de porți, iar ultima poartă devine **NOR**, în loc de **AND**. În majoritatea tehnologiilor de circuite logice, porțile inversoare, ca **NAND** și **NOR**, sunt mai rapide decât cele neinversoare, ca **AND** și **OR**.




Figura 4-10 Implementarea unei expresii produs de sume: (a) OR-AND; (b) OR-AND cu perechi de inversoare suplimentare; (c) NOR-NOR

4.3 Minimizarea circuitelor combinaționale

Adesea este neeconomic să implementați un circuit logic direct, pornind de la prima expresie. În special expresiile canonice – sumă și produs – duc la soluții costisitoare, deoarece numărul de mintermeni și maxtermeni posibili (și deci numărul de porți) crește exponențial cu numărul de variabile. Circuitele combinaționale se *minimizează* prin reducerea numărului și a dimensiunilor porților necesare.

Metodele tradiționale de minimizare a circuitelor combinaționale pe care le vom studia au ca punct de plecare un tabel de adevăr sau – echivalent – o listă de mintermeni sau de maxtermeni. Dacă funcția logică pe care trebuie să o prelucrăm nu este scrisă în această formă, trebuie să o transpunem într-o formă adecvată înainte de aplicarea unei metode de minimizare. De exemplu, dată fiind o expresie logică oarecare, putem să calculăm valoarea ei pentru fiecare combinație de intrare și apoi să întocmim tabelul de adevăr.




Figura 4-11 Transformări în reprezentare simbolică: (a) circuitul inițial; (b) variantă cu o poartă nestandardizată; (c) folosirea unui inversor pentru eliminarea porții nestandardizate; (d) amplasarea preferabilă pentru inversor

Metodele de minimizare reduc costurile circuitelor cu două niveluri **AND-OR**, **OR-AND**, **NAND-NAND** și **NOR-NOR** în trei moduri:

1. Prin minimizarea numărului de porți din primul nivel.
2. Prin minimizarea numărului de intrări al fiecărei porți din primul nivel.
3. Prin minimizarea numărului de intrări al porții din nivelul al doilea. De fapt, aceasta este o consecință a reducerii de la primul nivel.

Metodele de minimizare nu iau însă în calcul costurile inversoarelor de intrare: ele se aplică în ipoteza că există acces la toate variabilele, atât directe, cât și complementate. Această ipoteză nu este întotdeauna adevărată la proiectarea unui nivel de porți sau a unui ASIC, însă este adecvată proiectării cu PLD; la PLD există acces la „discreție” la toate variabilele, atât directe, cât și complementate.

Majoritatea metodelor de minimizare se bazează pe o generalizare a teoremelor de combinare, T10 și T10':

$$\text{factor} \cdot Y + \text{factor} \cdot Y' = \text{factor}$$

$$(\text{termen} + Y) \cdot (\text{termen} + Y') = \text{termen}$$

Aceasta înseamnă că dacă doi termeni ai unui produs sau ai unei sume se deosebesc numai prin faptul că o variabilă este complementată în unul și necomplementată în celălalt, ei pot fi grupați într-un singur termen, în care

variabila respectivă nu mai apare. În acest mod se economisește o poartă, iar poarta rămasă are cu o intrare mai puțin.

4.3.1 Diagrame Karnaugh

O *diagramă Karnaugh* este o reprezentare grafică a tabelului de adevăr al unei funcții logice. În fig. 4-12 apar diagramele Karnaugh aferente unor funcții logice de 2, 3 și 4 variabile. Diagrama unei funcții logice cu n intrări este un tablou cu 2^n celule, câte una pentru fiecare combinație de intrare posibilă sau pentru fiecare mintermen posibil.

Liniile și coloanele unei diagrame Karnaugh sunt etichetate astfel încât combinația de intrare a oricărei celule să poată fi aflată cu ușurință din denumirile liniei și coloanei corespunzătoare acelei celule. Numărul de dimensiuni mai mici înscris în fiecare celulă este numărul mintermenului corespunzător din tabelul de adevăr, considerând că intrările sunt înscrise în tabelul de adevăr în ordine alfabetică, de la stânga la dreapta (de exemplu, X, Y, Z), iar liniile sunt numerotate binar, în ordine crescătoare. De exemplu, celula 13 din diagrama pentru 4 variabile corespunde rândului din tabelul de adevăr pentru care $WXYZ = 1101$.




Figura 4-12 Diagrame Karnaugh: (a) pentru două variabile; (b) pentru trei variabile; (c) pentru patru variabile

Când desenăm diagrama Karnaugh a unei funcții date, fiecare celulă a diagramei conține data ce se găsește pe rândul din tabelul de adevăr al funcției ce poartă același număr ca și celula, și anume: 0 dacă funcția are valoarea 0 pentru acea combinație de intrare și 1 în caz contrar.

Utilizăm două denumiri redundante pentru desemnarea liniilor și a coloanelor din diagrame. De exemplu, să privim diagrama cu 4 variabile din fig. 4-12 (c). Pe coloane apar cele patru combinații posibile de W și X, $WX = 00, 01, 11$ și 10 . În mod analog, pe linii apar combinațiile de Y și Z. Aceste denumiri ne oferă toate informațiile necesare. Folosim însă și paranteze pentru a asocia patru regiuni ale diagramei cu cele patru variabile. Fiecare regiune marcată cu o

paranteză este o zonă din diagramă în care variabila respectivă este 1. Evident, parantezele dau aceleași informații ca și denumirile liniilor și coloanelor.

Când desenăm manual o diagramă, este mai ușor să trasăm parantezele decât să scriem toate denumirile liniilor și coloanelor. În textul lucrării, pe diagramele Karnaugh apar însă și denumirile, pentru o mai bună înțelegere. În orice caz, trebuie să aveți grijă să scrieți denumirile liniilor și coloanelor în ordinea corectă, pentru a păstra corespondența dintre conținuturile celulelor și datele din rândurile tabelului de adevăr, ca în fig. 4-12.

Pentru a reprezenta o funcție logică printr-o diagramă Karnaugh, se copiază, pur și simplu, cifrele de 1 și 0 din tabelul de adevăr sau din echivalentele acestuia în celulele corespunzătoare ale diagramei. În figura 4-13 (a) și (b) apar tabelul de adevăr și diagrama Karnaugh corespunzătoare funcției logice:

$$F = ((X + Y') \cdot Z) + (X' \cdot Y \cdot Z')$$

4.3.2 Minimizarea sumelor de produse

Fiecare combinație de intrare pentru care tabelul de adevăr dă valoarea 1 corespunde câte unui mintermen din suma canonică a funcției logice. Întrucât perechile de celule adiacente ale diagramei Karnaugh ce conțin valoarea 1 corespund unor mintermeni care se deosebesc printr-o singură variabilă, orice pereche de mintermeni poate fi combinată într-un singur produs cu ajutorul generalizării teoremei T10, factor $\cdot Y + \text{factor} \cdot Y' = \text{factor}$. În acest mod, diagrama Karnaugh servește la simplificarea sumei canonice a unei funcții logice.

Pentru exemplificare, să considerăm celulele 5 și 7 din fig. 4-13 (b) și contribuția lor la suma canonică a funcției respective:

$$F = \dots + X \cdot Y' \cdot Z + X \cdot Y \cdot Z = \dots + (X \cdot Z) \cdot Y' + (X \cdot Z) \cdot Y = \dots + X \cdot Z$$




Figura 4-13 $F = \Sigma_{X,Y,Z}(1, 2, 5, 7)$: (a) tabelul de adevăr; (b) diagrama Karnaugh; (c) combinarea celulelor de 1 adiacente

Amintindu-ne de modul în care se ordonează automat cuvintele pe rânduri pentru a completa o suprafață dată, observăm că, în fig. 4-13 (b), celulele 1 și 5 sunt, de asemenea, adiacente și se pot combina:

$$F = X' \cdot Y' \cdot Z + X \cdot Y' \cdot Z + \dots = X' \cdot (Y' \cdot Z) + X \cdot (Y' \cdot Z) + \dots = Y' \cdot Z + \dots$$




Figura 4-14 Circuit AND-OR minimizat

În general, o funcție logică poate fi simplificată prin combinarea perechilor de celule adiacente ce conțin 1 (mintermeni) ori de câte ori acest lucru este posibil, scriind apoi o sumă de produse care include toate celulele de 1. În fig. 4-13(c) este prezentat rezultatul corespunzător funcției logice din exemplul nostru. O pereche de 1 încercuită indică faptul că mintermenii corespunzători se combină într-un singur termen produs. Circuitul **AND-OR** corespunzător este cel din fig. 4-14.

În cazul multor funcții logice, procedeul de combinare a celulelor poate fi extins, astfel încât să se combine într-un singur termen produs mai mult de două celule de 1. De exemplu, să considerăm suma canonică a funcției logice $F = \Sigma_{x, y, z} (0, 1, 4, 5, 6)$. Putem utiliza iterativ prelucrările algebrice din exemplele precedente pentru a combina patru dintre cei cinci mintermeni:

$$\begin{aligned} F &= X' \cdot Y' \cdot Z' + X' \cdot Y' \cdot Z + X \cdot Y' \cdot Z' + X \cdot Y' \cdot Z + X \cdot Y \cdot Z' = [(X' \cdot Y') \cdot Z' + \\ & (X' \cdot Y') \cdot Z] + [(X \cdot Y') \cdot Z' + (X \cdot Y') \cdot Z] + X \cdot Y \cdot Z' = X' \cdot Y' + X \cdot Y' + X \cdot Y \cdot Z' \\ &= [X' \cdot (Y') + X \cdot (Y')] + X \cdot Y \cdot Z' \\ &= Y' + X \cdot Y \cdot Z' \end{aligned}$$

În general, 2^i celule de 1 pot fi combinate pentru a forma un termen produs conținând $n - i$ variabile literale, unde n este numărul de variabile al funcției.

Există o regulă matematică prin care se poate afla cu precizie câte celule de 1 pot fi combinate și ce formă are termenul produs corespunzător:

Celulele unei mulțimi de 2^i celule de 1 pot fi combinate dacă există i variabile ale funcției logice care formează toate cele 2^i combinații posibile în cadrul acelei mulțimi, iar restul de $n - i$ variabile își păstrează aceeași valoare în toată mulțimea. Termenul produs corespunzător are $n - i$ variabile literale, o

variabilă fiind complementată dacă apare ca 0 în toate celulele de 1 și necomplementată dacă apare ca 1.

Grafic, această regulă se traduce prin faptul că putem încercui mulțimi *dreptunghiulare* de 2^i celule de 1, extinzând atât textual, cât și figurativ, definirea unui dreptunghi astfel încât acesta să cuprindă și celulele adiacente la margini. Putem determina direct din diagramă variabilele literale incluse în termenii produs corespunzători; pentru fiecare variabilă procedam astfel:

- Dacă pe diagramă se încercuiesc numai zone în care variabila este 0, atunci variabila apare complementată în termenul produs.
- Dacă pe diagramă se încercuiesc numai zone în care variabila este 1, atunci variabila apare necomplementată în termenul produs.
- Dacă pe diagramă se încercuiesc zone în care variabila este atât 0, cât și 1, atunci variabila nu apare deloc în termenul produs.

O expresie sumă de produse aferentă unei funcții trebuie să conțină termeni produs (mulțimi încercuite de celule de 1) care includ toate valorile de 1 din diagramă și nici un 0.




Figura 4-15 $F = \Sigma_{X,Y,Z}(0, 1, 4, 5, 6)$: (a) diagrama Karnaugh inițială; (b) diagrama Karnaugh cu termenii produs încercuiți; (c) circuitul AND/OR

Diagrama Karnaugh pentru cel mai recent exemplu, $F = \Sigma_{X,Y,Z}(0, 1, 4, 5, 6)$, apare în fig. 4-15 (a) și (b). Am încercuit o mulțime de patru celule de 1, corespunzând termenului produs Y' , și o mulțime de două celule de 1, corespunzând termenului produs $X \cdot Z'$. Se observă că al doilea termen produs are cu o variabilă literală mai puțin decât termenul produs corespunzător rezultatului din prelucrarea algebrică ($X \cdot Y \cdot Z'$). Prin încercuirea celei mai mari mulțimi posibile de 1 care include celula 6 am găsit o implementare mai puțin costisitoare a funcției logice, întrucât o poartă **AND** cu două intrări este mai ieftină decât una cu trei intrări. Faptul că doi termeni produs diferiți includ o

aceeași celulă de 1 (cu numărul 4) nu afectează cu nimic funcția logică, întrucât, în adunarea logică, $1 + 1 = 1$, nu 2! Circuitul corespunzător **AND/OR** cu două niveluri este prezentat în fig. (c).

Câteva definiții:

- *Suma minimală* a unei funcții logice $F(X_1, X_2, \dots, X_n)$ este o expresie sumă de produse a funcției F cu proprietatea că pentru F nu există o altă expresie sumă de produse care să conțină mai puțini termeni produs, iar orice altă expresie sumă de produse cu același număr de termeni produs conține cel puțin tot atâtea variabile literale. Cu alte cuvinte, suma minimală are cel mai mic număr posibil de termeni produs (cele mai puține porți pe primul nivel și cele mai puține intrări de porți pe al doilea nivel) și, în aceste condiții restrictive, cel mai mic număr de variabile literale (cele mai puține intrări de porți pe primul nivel).
- O funcție logică $P(X_1, X_2, \dots, X_n)$ *implică* o funcție logică $F(X_1, X_2, \dots, X_n)$ dacă $F=1$ pentru orice combinație de intrare pentru care $P=1$. Aceasta înseamnă că, dacă P implică F , atunci F este 1 pentru toate combinațiile de intrare pentru care $P = 1$, dar posibil și pentru altele. Notăția simbolică este $P \Rightarrow F$. Se mai spune că "*F include P*" sau "*F acoperă P*".
- *Implicant prim* al unei funcții logice $F(X_1, X_2, \dots, X_n)$ este un termen produs normal $P(X_1, X_2, \dots, X_n)$ care implică F astfel încât, orice variabilă ar fi eliminată din P , termenul produs obținut nu mai implică F . Pe o diagramă Karnaugh, un implicant prim al lui F este o mulțime de celule de 1 încercuite, care respectă regula de combinare; mulțimea aceasta este formată în așa fel încât, dacă am încerca să o extindem (pentru a cuprinde un număr dublu de celule), ar include unul sau mai multe zerouri.

4.3.3 Simplificarea produselor de sume

Folosind principiul dualității, putem minimiza expresiile produs de sume căutând zerourile pe diagrama Karnaugh. Fiecare 0 din diagramă corespunde unui maxtermen din produsul canonic al funcției logice. Întregul procedeu din secțiunea precedentă poate fi reformulat dual, inclusiv regulile de scriere a termenilor sumă corespunzători mulțimilor de zerouri încercuite, pentru a găsi un *produs minimal*.

O dată ce am aflat sumele minimale, este mai ușor să găsim produsul minimal aferent unei funcții F date. Într-o primă etapă se completează F , pentru a obține F' . Complementarea se face cu ușurință dacă F este exprimată ca listă de mintermeni sau ca tabel de adevăr; valorile de 1 din F' sunt tocmai

zerourile din F . Apoi aflăm suma minimală pentru F' și complementăm rezultatul cu ajutorul teoremei generalizate a lui DeMorgan, obținând un produs minimal pentru $(F')' = F$.

În general, pentru a obține cea mai ieftină implementare cu două niveluri a unei funcții logice trebuie să aflăm atât suma minimală, cât și produsul minimal și să le comparăm. Dacă o sumă minimală a unei funcții logice are mulți termeni, este posibil ca un produs minimal al aceleiași funcții să conțină mai puțini termeni. Compromisul ce trebuie realizat între aceste expresii poate fi exemplificat cu ușurință considerând funcția **OR** cu 4 intrări:

$$\begin{aligned} F &= (W) + (X) + (Y) + (Z) \text{ (o sumă de patru termeni produs banali)} \\ &= (W + X + Y + Z) \text{ (un produs format dintr-un termen sumă)} \end{aligned}$$

Și situația inversă poate fi întâlnită uneori, ca în cazul unei banale funcții **AND** cu 4 intrări:

$$\begin{aligned} F &= (W) \cdot (X) \cdot (Y) \cdot (Z) \text{ (un produs de patru termeni sumă obișnuiți)} \\ &= (W \cdot X \cdot Y \cdot Z) \text{ (o sumă formată dintr-un termen produs)} \end{aligned}$$

Pentru unele funcții logice, ambele forme minimale se implementează cu aceleași costuri. De exemplu, să considerăm o funcție, „**OR** exclusiv” cu trei intrări; ambele expresii minimale au câte patru termeni și fiecare termen conține câte trei variabile literale:

$$\begin{aligned} F = \Sigma_{X, Y, Z} (1, 2, 4, 7) &= (X' \cdot Y' \cdot Z) + (X' \cdot Y \cdot Z') + (X \cdot Y' \cdot Z') + (X \cdot Y \cdot Z) \\ &= (X + Y + Z) \cdot (X + Y' + Z') \cdot (X' + Y + Z') \cdot (X' + Y' + Z) \end{aligned}$$

Cu toate acestea, în majoritatea cazurilor, una dintre forme este mai avantajoasă decât cealaltă. Compararea ambelor forme se dovedește utilă în special în proiectarea cu PLD.

4.3.4 Combinații de intrare “indiferente”

Uneori, pentru unele circuite combinaționale se specifică faptul că ieșirea acestora nu prezintă importanță în cazul anumitor combinații de intrare, denumite *indiferente*. Asemenea situații pot exista, pentru că este posibil ca valorile de ieșire să nu conteze, într-adevăr, când la intrare apar acele combinații sau ca respectivele combinații de intrare să nu apară niciodată în timpul funcționării normale. De exemplu, să presupunem că dorim să construim un detector de numere prime a cărui intrare de 4 biți, $N = N_3N_2N_1N_0$, este întotdeauna o cifră BCD; în acest caz, mintermenii 10 ... 15 nu ar trebui să apară niciodată. Prin urmare, funcția caracteristică unui detector de cifre BCD prime ar putea fi scrisă astfel:

$$F = \Sigma N_{3, N_2, N_1, N_0} (1, 2, 3, 5, 7) + d(10, 11, 12, 13, 14, 15)$$

Lista d(...) precizează combinațiile de intrare indiferente ale funcției, fiind denumită uneori *mulțimea d*. În cazul de față, F trebuie să ia valoarea 1 pentru combinațiile de intrare din mulțimea activă (1, 2, 3, 5, 7), poate lua orice valoare pentru intrările din mulțimea d(10, 11, 12, 13, 14, 15) și trebuie să fie 0 pentru toate celelalte combinații de intrare (din mulțimea corespunzătoare zerourilor).

Figura 4-16 arată cum se obține implementarea unei sume de produse minimale, aferentă detectorului de cifre BCD prime, incluzând și combinațiile indiferente. Literele d din diagramă reprezintă combinațiile de intrare indiferente. Vom folosi un alt mod de încercuire a mulțimilor de 1 (implicanții primi), astfel:

- Este permisă includerea literelor d în grupurile de 1 încercuite, pentru ca aceste grupuri să fie cât mai extinse cu putință. Astfel se reduce numărul de variabile din implicanții primi corespunzători. În exemplu apar doi asemenea implicanți ($N_2 \cdot N_0$ și $N_2' \cdot N_1$).
- Nu se încercuiesc grupuri formate exclusiv din d. Adăugarea în expresia funcției a termenului produs corespunzător unui asemenea grup ar crește inutil costurile. În exemplu sunt încercuiți doi astfel de termeni produs ($N_3 \cdot N_2$ și $N_3 \cdot N_0$).
- Reamintim: Ca de obicei, nu încercuiți nici un 0.

De aici înainte, procedeul este același. Atragem atenția că trebuie să căutăm celulele distincte de 1, nu de d, și luăm în considerație numai implicanții primi esențiali corespunzători, precum și orice alți implicanți primi mai sunt necesari pentru a acoperi toate celulele de 1 din diagramă. În fig. 4-16, cei doi implicanți primi esențiali acoperă în totalitate celulele de 1 din diagramă. Întâmplător sunt acoperite și două celule de d, deci F va fi 1 pentru combinațiile de intrare indiferente 10 și 11 și 0 pentru celelalte combinații de intrare indiferente.




Figura 4-16 Detector de cifre BCD prime: (a) diagrama Karnaugh inițială; (b) diagrama Karnaugh cu implicantii primi și celulele de 1 distincte

4.3.5 Minimizarea circuitelor cu mai multe ieșiri

Majoritatea circuitelor combinaționale utilizate în practică necesită mai mult decât o singură ieșire. Întotdeauna putem lucra cu un circuit cu n ieșiri considerându-l, din punctul de vedere al proiectării, ca n circuite independente cu câte o singură ieșire. Însă, în acest caz, putem pierde din vedere câteva posibilități de optimizare. Să considerăm, pentru exemplificare, următoarele două funcții logice:

$$F = \sum_{X,Y,Z} (3, 6, 7)$$

$$G = \sum_{X,Y,Z} (0, 1, 3)$$

În fig. 4-17, F și G sunt prelucrate ca două funcții independente, cu câte o singură ieșire. Însă, așa cum se vede în fig. 4-18, mai putem găsi o pereche de expresii sumă de produse care conțin un același termen produs, astfel încât circuitul rezultat are o poartă mai puțin decât varianta inițială.




Figura 4-17 Tratarea unui circuit cu două ieșiri ca două circuite independente cu câte o singură ieșire: (a) diagramele Karnaugh; (b) circuitul “minimal”

Dacă proiectăm circuite combinaționale cu mai multe ieșiri folosind porți discrete, ca într-un ASIC, este evident că găsirea unor termeni produs comuni duce la scăderea dimensiunilor circuitului și a costurilor. PLD conțin, în plus, mai multe structuri identice sumă de produse, câte una pentru fiecare ieșire, iar unele PLD permit utilizarea în comun, de către mai multe ieșiri, a unor termeni produs comuni. Ca urmare, principiile prezentate în subsecțiunea de față au fost preluate în multe programe de minimizare a circuitelor logice.




Figura 4-18 Minimizarea unui circuit cu mai multe ieșiri, în cazul particular a două ieșiri: (a) diagramele minimizate, care prezintă un același termen; (b) circuitul minimal cu mai multe ieșiri

Circuitele de dimensiuni mai mari pot fi minimizate numai cu ajutorul unui algoritm - bine determinat - de minimizare a circuitelor cu mai multe ieșiri. Aici vom face o trecere în revistă succintă a principiilor acestui algoritm.

Pentru a efectua cu succes o minimizare de circuit cu mai multe ieșiri, pornind de la un set de n funcții, trebuie să ținem seama nu doar de cele n funcții inițiale cu câte o ieșire, ci și de “funcțiile produs”. O funcție produs de m dintr-o mulțime de n funcții este produsul a m dintre acele funcții, unde $2 \leq m \leq n$. Există $2^n - n - 1$ asemenea funcții. Din fericire, în exemplul nostru, $n = 2$, trebuind luată în considerație o singură funcție produs, $F \cdot G$. Diagramele Karnaugh pentru F , G și $F \cdot G$ sunt prezentate în fig. 4-19; în general, diagrama unei funcții produs de m se obține prin aplicarea funcției AND diagramelor ce conțin cele m componente ale funcției produs.

Un *implicant prim pentru mai multe ieșiri* corespunzător unui set de n funcții este unul dintre implicantii primi ai uneia dintre cele n funcții sau dintre funcțiile produs. Prima etapă în minimizarea circuitelor cu mai multe ieșiri este găsirea tuturor implicantilor primi pentru mai multe ieșiri. Fiecare implicant prim al unei funcții produs de m poate constitui un termen inclus în cele m ieșiri ale circuitului. Dacă dorim să minimizăm un set de 8 funcții, trebuie să găsim implicantii primi corespunzători atât celor $2^8 - 8 - 1$ funcții produs, cât și celor 8 funcții date.

După găsirea implicantilor primi aferenți circuitului cu mai multe ieșiri, vom încerca să simplificăm problema prin identificarea celor esențiali. O *celulă de 1 distinctă* a unei funcții F cu o singură ieșire este o celulă de 1 acoperită de exact un singur implicant prim al lui F sau al funcțiilor produs formate cu F . În fig. 4-19, celulele de 1 distincte sunt hașurate. *Implicant prim esențial* al unei funcții cu o singură ieșire este acel implicant prim care conține o celulă de 1

distinctă. Ca și în cazul minimizării circuitelor cu o singură ieșire, implicații primi esențiali trebuie să facă parte din soluția cea mai puțin costisitoare. În continuarea algoritmului se iau în considerație numai acele celule de 1 care nu au fost acoperite de implicații primi esențiali.




Figura 4-19 Diagramele Karnaugh aferente unui set de două funcții: (a) diagramele pentru F și G; (b) diagrama produsului de 2 pentru $F \cdot G$; (c) diagramele reduse pentru F și G, după îndepărtarea implicațiilor primi esențiali și a celulelor de 1 acoperite de aceștia

Ultima etapă este alegerea unui set minimal de implicații primi care să acopere celulele de 1 rămase. Acum trebuie să examinăm cele n funcții simultan, luând în considerație posibilitatea ca ele să conțină termeni comuni. În exemplul din fig. 4-19 (c), observăm că există un singur termen produs comun ce acoperă celula de 1 rămasă atât în F, cât și în G.

5. Metode de proiectare a circuitelor logice combinaționale

Un circuit combinațional real poate avea zeci de intrări și ieșiri, iar pentru descrierea lui ar putea fi necesare sute, mii sau chiar milioane de termeni produs ai unei sume, precum și tabele de adevăr conținând miliarde de rânduri. Din această cauză, majoritatea problemelor de proiectare a circuitelor logice combinaționale reale sunt de dimensiuni mult prea mari pentru a putea fi rezolvate prin aplicarea „în forță” a metodelor teoretice.

Secretul este concepția structurală. Un circuit complex sau un sistem este considerat ca un ansamblu de subsisteme de dimensiuni mai mici, fiecare dintre acestea putând fi descris mai simplu.

În proiectarea circuitelor logice combinaționale se lucrează cu câteva structuri de bază – decodoare, multiplexoare, comparatoare și altele asemenea – care apar în mod regulat ca blocuri structurale ale sistemelor de dimensiuni mari. Cele mai importante dintre aceste structuri vor fi prezentate în capitolul de față.

Înainte de a face cunoștință cu aceste blocuri structurale trebuie să discutăm un alt aspect important, care se referă la standardele de documentație folosite de proiectanții de circuite digitale pentru a se asigura că rezultatele muncii lor sunt corecte și posibil de fabricat și de întreținut.

5.1 Standarde pentru documentație

O documentație de calitate este esențială pentru proiectarea corectă și întreținerea eficientă a sistemelor digitale. Pe lângă faptul că trebuie să fie precisă și completă, documentația trebuie să furnizeze și unele informații practice, astfel încât inginerul ce testează sistemul, tehnicianul care se ocupă de întreținere și însuși proiectantul să își poată da seama, după simplă citire a documentației, cum funcționează acel sistem.

Cu toate că stilul unei documentații depinde de complexitatea sistemului și de mediile de proiectare și de fabricație unde a fost elaborată, un pachet de documentație ar trebui să cuprindă cel puțin următoarele șase elemente:

1. *O descriere tehnică*, prin care să se arate cu precizie cum trebuie să funcționeze circuitul sau sistemul respectiv, inclusiv o prezentare a tuturor semnalelor de intrare și de ieșire („interfețele”) și a funcțiilor ce trebuie realizate. Rețineți că în această descriere nu trebuie să se arate și în ce mod sistemul își îndeplinește funcțiile, ci numai parametrii care trebuie să se

obțină. Multe companii obișnuiesc să atașeze descrieri tehnice și unul sau mai multe documente în care să arate cum funcționează sistemul.

2. *O schemă bloc*, adică un desen sugestiv care prezintă principalele module funcționale ale sistemului și principalele interconexiuni.
3. *O schemă electrică* incluzând, într-o formă standardizată, valorile componentelor electrice ale sistemului, interconexiunile lor și toate detaliile necesare pentru construirea aceluși sistem, printre care tipurile de CI, simbolurile și notațiile folosite și numerotarea pinilor. Denumirea de *schemă logică*, folosită până acum, desemnează un desen sugestiv care nu conține informații atât de detaliate ca *schema electrică*.
4. *O diagramă temporală*, care indică valorile diferitelor semnale logice ca funcții de timp, inclusiv decalajele cauză-efect între principalele semnale.
5. *O descriere a dispozitivelor logice structurate*, care prezintă funcționarea internă a dispozitivelor logice programabile (PLD), a matricelor de porți programabile în câmp (FPGA) sau a circuitelor integrate specifice unei aplicații (ASIC). Aceasta este scrisă, în mod normal, într-un limbaj descriptor de echipamente (HDL), dar poate avea și forma unor ecuații logice, tabele de stări sau diagrame de stări. În unele cazuri, pentru modelarea funcționării unui circuit sau pentru descrierea funcționării lui poate fi folosit și un limbaj de programare convențional, cum este C.
6. *O descriere a circuitului*, sub forma unui document text narativ care, alături de celelalte documente, explică funcționarea internă a circuitului. Aici trebuie menționate toate condițiile și defectele de concepție și de funcționare posibile și trebuie atrasă atenția asupra utilizării unor „artificii” de proiectare neevidente. O descriere bine realizată a circuitului conține definițiile acronimelor și ale altor termeni de specialitate, precum și trimiteri la documente cu aceeași tematică.

Ultimul domeniu din documentație, descrierea circuitului, este de mare importanță în practică. Așa cum un programator cu experiență redactează un document de concepție a programului înainte de a începe să scrie codul, un proiectant de circuite logice cu experiență va începe să elaboreze un document ce descrie circuitul înainte de a desena schema. Din nefericire, uneori, descrierea circuitului este ultimul document ce se elaborează, iar alteleori nu se întocmește deloc. În absența descrierii, circuitele sunt dificil de depanat, de testat, de întreținut, de fabricat și de îmbunătățit.

5.1.1 Schema bloc

Într-o *schemă bloc* se arată semnalele de intrare și de ieșire, modulele funcționale, căile interne de date și semnalele de comandă importante dintr-un sistem. În general, schema bloc nu trebuie să fie atât de detaliată încât să ocupe mai mult de o pagină, însă trebuie să fie suficient de clară. O schemă bloc de dimensiuni reduse poate cuprinde trei până la șase blocuri, pe când una de dimensiuni mari poate avea de la 10 la 15 blocuri, în funcție de complexitatea sistemului. În oricare caz, ea trebuie să prezinte cele mai importante elemente ale sistemului și modul în care funcționează ansamblul acestora. Pentru sisteme foarte mari este posibil să fie necesară anexarea unor scheme bloc ale unor subsisteme separate, însă întotdeauna trebuie să existe o schemă „de ansamblu” în care apare întregul sistem.




Figura 5-1 Exemplu de schemă bloc ce constituie tema unui proiect de circuite digitale

În figura 5-1 este prezentat un fragment de schemă bloc. Pe fiecare bloc apare o etichetă cu numele funcției realizate de blocul respectiv, și nu cu tipul de cipuri pe care este realizat blocul.

O *magistrală* este un ansamblu de două sau mai multe linii de semnal asociate. În schemele bloc, magistralele se reprezintă cu linie dublă sau

îngroșată. O bară oblică („/”) și un număr pot arăta câte linii de semnal separate conține o magistrală.

Fluxurile de comenzi și de date dintr-o schemă bloc trebuie indicate clar. În schemele logice, semnalele se reprezintă, în general, ca având sensul de la stânga spre dreapta, însă acest lucru este mai greu de realizat într-o schemă bloc. Semnalele de intrare și de ieșire pot fi reprezentate pe oricare dintre laturile unui bloc, iar sensul de circulație al semnalelor se poate alege arbitrar. Pentru eliminarea ambiguităților, pe magistrale și pe liniile de semnal obișnuite se desenează săgeți.

5.1.2 Simboluri de porți

Formele simbolurilor pentru porțile **AND** și **OR** și pentru circuitele tampon sunt cele din figura 5-2(a). Pentru a reprezenta porți logice cu un număr foarte mare de intrări, simbolurile porților **AND** și **OR** suferă o expandare, ca în figura 5-2(b). Un mic cerc, numit *cerculeț inversor*, semnifică inversarea logică sau complementarea și se utilizează în simbolurile porților **NAND** și **NOR** și ale inversoarelor, ca în figura 5-2(c).




Figura 5-2 Simbolurile porților logice de bază: (a) AND, OR, TAMPON; (b) porți cu intrări expandate; (c) porți cu cerculețe inversoare (NAND, NOR, INVERSOR)

Aplicând teorema lui DeMorgan generalizată, putem aduce expresiile logice într-o formă adecvată porților cu ieșiri complementate. De exemplu, dacă X și Y sunt semnalele de la intrările unei porți **NAND** al cărei semnal de ieșire este Z , putem scrie:

$$Z = (X \cdot Y)' = X' + Y'$$

De aici rezultă două simboluri diferite, dar la fel de corecte, pentru o poartă **NAND**. De fapt, asemenea prelucrări pot fi aplicate la fel de bine și porților cu semnale de ieșire necomplementate. Să considerăm, ca exemplu, următoarele ecuații, în cazul unei porți **AND**:

$$Z = X \cdot Y = ((X \cdot Y)')' = (X' + Y')'$$

Ca urmare, o poartă **AND** poate fi reprezentată simbolic ca o poartă **OR** cu cerculețe inversoare la intrări și la ieșire.

Simbolurile echivalente pentru porțile standard, care se pot obține prin astfel de transformări sunt prezentate sistematizat în figura 5-3. Deși ambele simboluri dintr-o pereche reprezintă aceeași funcție logică, folosirea unuia sau a altuia dintre ele într-o schemă logică nu este arbitrară, cel puțin în cazul în care dorim să ne conformăm unor standarde de calitate pentru documentație. Așa cum vom arăta, prin alegerea judicioasă a denumirilor semnalelor și a simbolurilor pentru porți, schemele logice devin mult mai ușor de utilizat și de înțeles.




Figura 5-3 Simbolurile echivalente pentru porți, obținute prin aplicarea teoremei lui DeMorgan

5.1.3 Denumiri de semnale și niveluri active

Fiecare semnal de intrare și de ieșire dintr-un circuit logic trebuie să poarte o etichetă alfa-numerică descriptivă – denumirea semnalului. Niște denumiri de semnale bine alese furnizează informații celor ce consultă schema.

Fiecare denumire de semnal trebuie să aibă un *nivel activ* asociat. Un semnal este *activ la nivelul HIGH* dacă efectuează acțiunea numită sau semnalizează condiția numită când are valoarea **HIGH** sau 1. Un semnal este *activ la nivelul LOW* dacă efectuează acțiunea numită sau semnalizează condiția numită când are valoarea **LOW** sau 0. Se spune că un semnal este *confirmat* când se află la nivelul său activ. Când nu se află la nivelul activ, semnalul se numește *negat*. Nivelul activ al fiecărui semnal dintr-un circuit este, în mod normal, precizat în denumirea semnalului, conform unei convenții. Întrucât desemnarea nivelului activ face parte din denumirea semnalului, convenția de denumire trebuie să fie compatibilă cu parametrii de intrare impuși de instrumentul de proiectare asistată de calculator care urmează să lucreze cu

denumirile semnalelor, ca, de exemplu, editoarele de scheme, compilatoarele HDL și simulatoarele.

Este foarte important să înțelegeți care este diferența dintre denumirile de semnale, expresii și ecuații. *O denumire de semnal* este doar un nume, o etichetă alfa-numerică. *O expresie logică* operează cu denumiri de semnale folosind operatorii din algebra de comutație - **AND**, **OR** și **NOT**. *O ecuație logică* este atribuirea unei expresii logice unei denumiri de semnal - ea descrie funcțiile realizate de un semnal în funcție de alte semnale.

5.1.4 Proiectarea cu cerculețe

Proiectarea cu cerculețe este o modalitate de a alege simbolurile logice și denumirile semnalelor în așa fel încât funcția unui circuit logic să devină mai ușor de înțeles. De obicei, aceasta se face prin alegerea denumirilor semnalelor și a tipurilor de porți astfel încât majoritatea cerculețelor inversoare să se anuleze reciproc, iar schema logică să poată fi analizată ca și cum toate semnalele ar fi active în High.

De exemplu, să presupunem că trebuie să obținem un semnal care determină un dispozitiv să intre în „**FUNCȚIONARE**” când suntem „**GATA**” și când primim o „**CERERE**”. Din enunțul problemei reiese clar că este necesară o funcție **AND** (în algebra de comutație vom scrie **FUNCȚIONARE = GATA·CERERE**). Dar pentru realizarea funcției **AND** putem folosi diverse porți, în funcție de nivelul activ necesar pentru semnalul **FUNCȚIONARE** și de nivelurile active ale semnalelor de intrare disponibile.

În figura 5-4(a) este prezentat cazul cel mai simplu, în care **FUNCȚIONARE** trebuie să fie activ în **HIGH**, iar semnalele de intrare disponibile sunt, de asemenea, active în **HIGH** - folosim o poartă **AND**. Dacă însă dispozitivul comandat necesită un semnal activ în **LOW**, **FUNCȚIONARE_L**, putem folosi o poartă **NAND**, ca în 5-4(b). Dacă semnalele de intrare disponibile sunt active în **LOW**, putem folosi o poartă **NOR** sau una **OR**, ca în 5-4(c) și 5-4(d).




Figura 5-4 Diverse căi de a intra în **FUNCȚIONARE**: (a) intrări și ieșire active în **HIGH**; (b) intrări active în **HIGH** și ieșire activă în **LOW**; (c) intrări active în **LOW** și ieșire activă în **HIGH**; (d) intrări și ieșire active în **LOW**

Nivelurile active ale semnalelor disponibile nu coincid întotdeauna cu nivelurile active ale porților disponibile. De exemplu, să presupunem că se dau semnalele de intrare **GATA_L** (activ în **LOW**) și **CERERE** (activ în **HIGH**). Figura 5-5 prezintă două modalități de a obține semnalul **FUNCȚIONARE**, folosind un inversor pentru a genera nivelul activ necesar realizării funcției **AND**. În general se preferă a doua modalitate, deoarece porțile inversoare, cum este **NOR**, sunt mai rapide decât cele neinverse, ca **AND**. Am reprezentat inversorul altfel în fiecare caz pentru ca nivelul activ al semnalului de ieșire să corespundă denumirii semnalului.




Figura 5-5 Alte două moduri de a intra în **FUNCȚIONARE**, pentru niveluri diferite ale semnalelor de intrare: (a) cu o poartă **AND**; (b) cu o poartă **NOR**

Iată câteva reguli utile pentru proiectarea schemelor logice cu cerceulețe:

- Numele semnalului de ieșire al unui dispozitiv trebuie să aibă același nivel activ ca și pinul de ieșire al dispozitivului, adică să fie activ în **LOW** dacă simbolul dispozitivului are cerceuleț inversor la pinul de ieșire și activ în **HIGH** dacă nu apare cerceulețul.
- Dacă nivelul activ al unui semnal de intrare coincide cu cel al pinului de intrare la care se aplică, atunci funcția logică realizată în interiorul conturului simbolului este activată când semnalul este confirmat. Acesta este cazul cel mai frecvent întâlnit în schemele logice.
- Dacă nivelul activ al unui semnal de intrare este opus celui al pinului de intrare la care se aplică, atunci funcția logică realizată în interiorul conturului simbolului este activată când semnalul este negat. Acest caz trebuie evitat ori de câte ori este posibil, deoarece, pentru a înțelege cum funcționează circuitul, suntem obligați să reținem mental o negație logică.

5.1.5 Organizarea desenului

Schemele logice se desenează, în mod normal, cu intrările porților orientate spre stânga și cu ieșirile spre dreapta. Simbolurile elementelor logice mai complexe se desenează, în orientare normală, tot cu intrările spre stânga și ieșirile spre dreapta.

O schemă completă ce ocupă o întreagă planșă se desenează cu intrările în sistem în stânga și cu ieșirile spre dreapta, sensul general de circulație al semnalelor fiind de la stânga la dreapta. Dacă în mijlocul planșei apare o intrare sau o ieșire, aceasta trebuie prelungită până în marginea din stânga, respectiv din dreapta, a planșei. În acest fel, persoana care consultă schema poate găsi toate intrările și ieșirile urmărind doar marginile schemei. Toate conexiunile căilor de semnal de pe planșă trebuie figurate, în măsura în care este posibil; dacă schema este prea aglomerată, se poate întrerupe figurarea unora dintre căile de semnal, însă întreruperea trebuie semnalată la ambele capete.

Uneori, schemele bloc se desenează fără ca liniile să se intersecteze, pentru un aspect mai „aerisit”, însă în schemele logice nu se procedează așa niciodată. Aici este permisă intersectarea liniilor, iar conexiunile sunt marcate clar prin puncte. Totuși, unele sisteme de proiectare asistată de calculator și unii proiectanți desenează niște puncte de conexiune greu de zărit. Pentru a se putea face deosebirea dintre liniile intersectate și cele interconectate, la aceste sisteme s-a adoptat convenția de a fi acceptate numai conexiunile în „T”, ca în figura 5-6.




Figura 5-6 Intersecții de linii și conexiuni

Cel mai ușor se lucrează cu schemele care încap pe o singură planșă. Schemele care nu încap pe o singură coală trebuie împărțite pe mai multe coli separate astfel încât numărul de conexiuni la trecerea de pe o planșă pe alta să fie minim.

O schemă ce se întinde pe mai multe planșe are, de obicei, o structură „orizontală”, așa cum observați în figura 5-7.

Un alt mod de a așeza planșele este într-o structură ierarhică, care este prezentată în figura 5-8. Într-o astfel de manieră, schema „de la nivelul cel mai de sus” ocupă o singură planșă, putând îndeplini rolul de schemă bloc. De obicei, ea nu conține porți sau alte elemente logice; aici apar doar blocurile corespunzătoare principalelor subsisteme, cu interconexiunile respective. Blocurile sau subsistemele sunt definite, la rândul lor, în planșele de la nivelurile inferioare, care pot conține fie detaliile obișnuite la nivel de porți, fie alte blocuri, a căror definiție se află în planșe de nivel ierarhic inferior acestora.




Figura 5-7 Schemă cu structură orizontală




Figura 5-8 Schemă cu structură ierarhică

5.1.6 Magistrale

O magistrală este un ansamblu a două sau mai multe linii de semnal asociate. De exemplu, un sistem cu microprocesor poate avea o magistrală de

adrese cu 16 linii, **ADDR0 ... ADDR15**, și o magistrală de date cu 8 linii, **DATA0 ... DATA7**. Nu este însă necesar ca denumirile semnalelor din aceeași magistrală să fie asemănătoare sau să se afle într-o anumită ordine. De exemplu, un sistem cu microprocesor poate avea o magistrală de comenzi conținând cinci semnale: **ALE**, **MIO**, **RD_L**, **WR_L** și **RDY**.




Figura 5-9 Exemple de magistrale

Pe diagramele logice, magistralele beneficiază de notații speciale, în scopul simplificării desenului și al creșterii inteligibilității. După cum observați în figura 5-9, fiecare magistrală poartă câte un nume descriptiv, ca **ADDR[15:0]**, **DATA[7:0]** sau **CONTROL**. Într-un nume de magistrală se pot utiliza paranteze drepte și caracterul „:” pentru precizarea unui domeniu. Magistralele se reprezintă în desene cu linii mai groase decât liniile de semnal obișnuite. Semnalele separate care se introduc sau se preiau dintr-o magistrală se reprezintă prin conectarea la magistrală a unei linii de semnal obișnuite, în dreptul căreia scriem numele semnalului respectiv. Uneori se marchează punctul de conexiune printr-un simbol de formă specială, ca în exemplu.

Sistemele de proiectare asistată de calculator urmăresc separat fiecare semnal dintr-o magistrală. Când se ajunge în faza de construire a unui circuit corespunzător unei scheme, liniile de semnal cuprinse într-o magistrală sunt considerate ca trasate separat.

Simbolurile din marginea din dreapta a figurii 5-9 sunt trimiteri către alte plăci. Ele arată că **LA** se continuă în planșa 2, **DB** este bidirecțională și se

continuă în planșa 2, iar **CONTROL** este bidirecțională și se continuă în planșele 2 și 3.

5.2 PLD combinaționale

5.2.1 Matrici logice programabile

Cronologic, primele PLD au fost *matricele logice programabile* (PLA - *programmable logic array*). PLA sunt dispozitive combinaționale cu două niveluri **AND-OR**, care pot fi programate pentru a implementa orice expresie logică sumă de produse în limita dimensiunilor dispozitivului. Aceste limite sunt:

- numărul de intrări (n)
- numărul de ieșiri (m)
- numărul de termeni produs (p)

Am putea descrie un asemenea dispozitiv ca „PLA $n \times m$ cu p termeni produs”. În general, p este mult mai mic decât numărul de mintermeni de n variabile (2^n). Deci un PLA nu poate realiza orice funcții logice cu n intrări și m ieșiri; utilitatea lui se limitează la funcțiile ce pot fi exprimate ca sumă de produse cu maximum p termeni produs.

Un PLA $n \times m$ cu p termeni produs conține p porți **AND** cu câte $2n$ intrări și m porți **OR** cu câte p intrări. În figura 5-10 este prezentat un PLA de dimensiuni modeste, cu patru intrări, șase porți **AND**, trei porți **OR** și tot atâtea ieșiri. Fiecare intrare este conectată la câte un circuit tampon care furnizează atât varianta directă, cât și pe cea complementată a semnalului, spre a fi utilizate în interiorul matricei. Conexiunile posibile din interior sunt marcate cu **X**; dispozitivul se programează prin păstrarea exclusiv a conexiunilor necesare practic. Conexiunile selectate sunt *fuzibile*, constând fie din material fuzibil fizic, fie din celule de memorie nevolatilă, în funcție de tehnologia aplicată.

Deci la intrările fiecărei porți **AND** se poate regăsi orice subset alcătuit din semnale primare de intrare și complementele acestora. În mod asemănător, la intrările fiecărei porți **OR** se poate regăsi orice subset format din semnale de ieșire ale porților **AND**.

Cum se vede în figura 5-11, un PLA poate fi reprezentat și printr-o schemă mai compactă. Mai mult decât atât, dispunerea elementelor acestei scheme seamănă foarte bine cu dispunerea lor reală pe cipul de PLA.

PLA din figura 5-11 poate realiza oricare trei funcții logice combinaționale cu patru intrări ce pot fi scrise ca sumă de produse folosind un total de maximum șase termeni produs diferiți.




Figura 5-10 PLA 4x3 cu șase termeni produs




Figura 5-11 Reprezentare compactă a unui PLA 4x3 cu șase termeni produs

$$\begin{aligned} \mathbf{O1} &= \mathbf{I1 \cdot I2 + I1' \cdot I2' \cdot I3' \cdot I4'} \\ \mathbf{O2} &= \mathbf{I1 \cdot I3' + I1' \cdot I3 \cdot I4 + I2} \\ \mathbf{O3} &= \mathbf{I1 \cdot I2 + I1 \cdot I3' + I1' \cdot I2' \cdot I4'} \end{aligned}$$

Ecuțiile de mai sus au în total opt termeni produs, dar primii doi termeni din ecuația **O3** sunt identici cu primii termeni ai ecuațiilor **O1** și **O2**. Matricea de conexiuni programate, din figura 5-12, trebuie să corespundă acestor ecuații logice.

Uneori, ieșirea unui PLA trebuie programată astfel încât să fie constant 1 sau constant 0. Nu este greu, cum se observă și în figura 5-13. Termenul produs **P1** este întotdeauna 1 deoarece linia sa de produse nu este conectată la nici o

intrare și deci este totdeauna forțat în **HIGH**; acest termen constant 1 comandă ieșirea **O1**.




Figura 5-12 PLA 4x3 programat cu un set de trei ecuații logice

Ieșirea **O2** nu este comandată de nici un termen produs, fiind deci totdeauna 0. O altă metodă de a obține o valoare de ieșire 0 constantă este cea aplicată în cazul ieșirii **O3**. Termenul produs **P2** este conectat la fiecare dintre variabilele de intrare, precum și la complementele acestora; ca urmare, valoarea lui este totdeauna 0 ($X \cdot X' = 0$).




Figura 5-13 PLA 4x3 programat pentru a produce semnale de ieșire constante 0 și 1

PLA cu care am lucrat în exemple are prea puține intrări, ieșiri și porți **AND** (termeni produs) pentru a fi foarte util. Desigur că un PLA cu n intrări ar putea utiliza 2^n termeni produs pentru a implementa toți mintermenii de n

variabile posibili. De fapt, numărul de termeni produs corespunzători unor PLA obișnuite, de uz larg, este mult mai mic, de ordinul a 4 ... 16 pentru fiecare ieșire, indiferent de valoarea n .

Un caz particular de PLA și în prezent cel mai utilizat tip de PLD este *dispozitivul logic cu matrice programabilă* (PAL – *programmable array logic*). Spre deosebire de PLA, la care atât matricea de porți **AND**, cât și cea de porți **OR** sunt programabile, matricea de porți **OR** a unui dispozitiv PAL este fixă.

5.3 Decodare

Decodorul este un circuit logic cu mai multe intrări și mai multe ieșiri, care convertește semnalele de intrare codate în semnale de ieșire codate, codurile de intrare și de ieșire fiind diferite. În general, codul de intrare este construit pe mai puțini biți decât codul de ieșire, iar între cuvintele de cod de intrare și cuvintele de cod de ieșire există o *corespondență biunivocă*.

Structura generală a unui circuit de decodare este cea din figura 5-14. Intrările de activare, dacă există, trebuie să fie confirmate pentru ca decodorul să realizeze corespondența intrare-ieșire în mod normal. În caz contrar, decodorul asociază tuturor cuvintelor de intrare un singur cuvânt de cod de ieșire – „disabled” („neactivat”).




Figura 5-14 Structura circuitului de decodare

Pentru semnalul de intrare, cel mai frecvent se utilizează un cod binar de n biți, în care un cuvânt de n biți reprezintă una dintre cele 2^n valori codate diferite, în mod normal - numerele întregi de la 0 la 2^n-1 . Uneori, codurile binare de n biți se trunchiază, reprezentându-se astfel mai puțin de 2^n valori. De exemplu, în codul BCD, combinațiile de 4 biți de la 0000 la 1001 reprezintă cifrele zecimale 1...9, iar combinațiile de la 1010 la 1111 nu sunt utilizate.

Pentru semnalul de ieșire, cel mai frecvent se utilizează un cod *1 din m*, care conține m biți, în orice moment fiind confirmat unul dintre biți. Astfel, pentru un cod *1 din 4* cu valorile de ieșire active în **HIGH**, cuvintele de cod sunt 0001, 0010, 0100 și 1000. Dacă valorile de ieșire sunt active în **LOW**, cuvintele de cod sunt 1110, 1101, 1011 și 0111.

5.3.1 Decodare binare

Cel mai comun circuit de decodare este decodorul cu n intrări și 2^n ieșiri sau *decodorul binar*. La un asemenea decodor, codul de intrare este un cod binar de n biți, iar cel de ieșire este un cod 1 din 2^n . Decodorul binar se folosește când este necesară activarea unei singure ieșiri din 2^n posibile, corespunzător unei valori de intrare exprimate cu n biți.

Pentru exemplificare, în figura 5-15(a) apar intrările și ieșirile unui decodor cu 2 intrări și 4 ieșiri, iar tabelul 5-1 este tabelul de adevăr care îi corespunde. Cuvântul de cod de intrare **I1, I0** reprezintă un număr întreg cuprins între 0 și 3. În cuvântul de cod de ieșire **Y3, Y2, Y1, Y0**, Y_i are valoarea 1 dacă și numai dacă îi corespunde cuvântul de cod de intrare ce reprezintă numărul i în binar, iar *intrarea de activare (enable)* **EN** este 1. Dacă **EN** este 0, toate valorile de ieșire sunt 0. Circuitul la nivel de porți corespunzător decodorului cu două intrări și patru ieșiri este cel din figura 5-15(b). Fiecare poartă **AND** realizează *decodarea* câte unei combinații cuvânt de cod de intrare **I1, I0**.




Figura 5-15 Decodor cu 2 intrări și 4 ieșiri: (a) intrările și ieșirile; (b) schema logică

Tabel 5-1 Tabelul de adevăr pentru decodorul binar cu 2 intrări și 4 ieșiri

Intrări			Ieșiri			
EN	I1	I0	Y3	Y2	Y1	Y0
0	x	x	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Codul de intrare al unui decodor binar de n biți nu trebuie să reprezinte neapărat numere întregi între 0 și $2^n - 1$. Nu este necesar nici să se folosească toate ieșirile unui decodor, și nici să se decodeze toate combinațiile de intrare posibile. De exemplu, un *decodor zecimal* sau *BCD* decodează numai primele zece combinații de intrare binare, de la 0000 la 1001, pentru a genera valorile de ieșire **Y0...Y9**.

5.3.2 Decodorul dublu cu două intrări și patru ieșiri 74x139

Componenta MSI 74x139 conține două decodoare cu două intrări și patru ieșiri, independente și identice. Schema la nivel de porți a acestui CI este cea din figura 5-16(a). Circuitul '139 are ieșirile și intrarea de activare active în **LOW**. Majoritatea decodoarelor MSI au fost concepute inițial cu ieșirile active în **LOW** deoarece porțile TTL inversoare sunt, în general, mai rapide decât cele neinversoare. Circuitul '139 mai are niște inversoare suplimentare pe intrările de selectare. În absența acestora, la fiecare intrare de selectare ar fi conectate trei sarcini de c.a. sau c.c., în loc de una singură, crescând din această cauză solicitarea asupra dispozitivului care comandă intrarea respective, din punctul de vedere al parametrului fanout.

În figura 5-16(b) apare un simbol logic al circuitului 74x139. Remarcați că toate denumirile semnalelor din interiorul conturului simbolului sunt active în **HIGH** (nu au sufixul „L”) și că prin cerculețele inversoare se arată că intrările și ieșirile sunt active în **LOW**.




Figura 5-16 Decodorul dublu cu două intrări și patru ieșiri 74x139: (a) schema logică, inclusiv numerotarea pinilor la o capsulă standard DIP cu 16 pini; (b) simbolul logic tradițional; (c) simbolul logic aferent unui singur decodor

Tabel 5-2 Tabelul de adevăr pentru jumătate din decodorul dublu cu două intrări și patru ieșiri 74x139

Intrări			Ieșiri			
G_L	B	A	Y3_L	Y2_L	Y1_L	Y0_L
1	x	x	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

5.3.3 Decodorul cu trei intrări și opt ieșiri 74x138

74x138 este un decodor MSI cu 3 intrări și 8 ieșiri. În figura 5-17 este prezentată schema circuitului la nivel de porți logice și simbolul lui. Ca și 74x139, 74x138 are ieșirile active în **LOW** și trei intrări de activare (**G1**, **G2A_L**, **G2B_L**), oricare dintre acestea trebuind să fie confirmată pentru ca ieșirea selectată să fie confirmată. Funcția logică a dispozitivului este simplă - o ieșire este confirmată dacă și numai dacă decodorul este activat și ieșirea respectivă este selectată.

(ex.: $Y5 = G1 \cdot G2A \cdot G2B \cdot C \cdot B' \cdot A$; $Y5_L' = G1 \cdot G2A_L' \cdot G2B_L' \cdot C \cdot B' \cdot A$).

Tabel 5-3 Tabelul de adevăr pentru decodorul cu 3 intrări și 8 ieșiri 74x138

Intrări						Ieșiri							
G1	G2A_L	G2B_L	C	B	A	Y7_L	Y6_L	Y5_L	Y4_L	Y3_L	Y2_L	Y1_L	Y0_L
0	x	x	x	x	x	1	1	1	1	1	1	1	1
x	1	x	x	x	x	1	1	1	1	1	1	1	1
x	x	1	x	x	x	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	0	0	1	1	1	0	1	1	1	1
1	0	0	1	0	1	1	1	0	1	1	1	1	1
1	0	0	1	1	0	1	0	1	1	1	1	1	1
1	0	0	1	1	1	0	1	1	1	1	1	1	1




Figura 5-17 Decodorul cu 3 intrări și 8 ieșiri 74x138: (a) schema logică, inclusiv numerotarea pinilor pentru capsula DIP cu 16 pini; (b) simbolul logic tradițional

5.3.4 Conectarea în cascadă a decodoarelor binare

Pentru decodarea unor cuvinte de cod mai mari se pot utiliza mai multe decodoare binare conectate în cascadă. În figura 5-18 se arată cum se pot combina două decodoare cu 3 intrări și 8 ieșiri pentru a obține un decodor cu 4 intrări și 16 ieșiri. Întrucât intrările de activare ale dispozitivului 74x138 pot fi active atât în **HIGH**, cât și în **LOW**, există posibilitatea activării unui decodor sau a celuilalt în funcție de starea celui mai semnificativ bit de intrare. Decodorul din partea de sus a desenului (U1) este activat când **N3** este 0, iar decodorul de jos (U2) este activat când **N3** este 1. Pentru a prelucra cuvinte de cod chiar mai mari decât acestea, decodoarele binare se pot conecta în cascadă ierarhic.




Figura 5-18 Schema unui decodor cu 4 intrări și 16 ieșiri, realizat cu decodoare 74x138 conectate în cascadă

5.3.5 Decodare pentru șapte segmente

Priviți la încheietura mâinii și veți vedea, probabil, un *afișor cu șapte segmente*. Acest tip de afișare, la care se utilizează, în mod normal, diode luminescente (LED) sau elemente de afișare cu cristale lichide (LCD), se folosește la ceasuri, calculatoare și instrumente care afișează date numerice. O cifră apare când se luminează o submulțime a celor șapte segmente prezentate în figura 5-19(a).




Figura 5-19 Afișare cu șapte segmente: (a) notarea segmentelor; (b) cifrele zecimale

Un *decodor pentru șapte segmente* are drept cod de intrare un cod BCD de 4 biți și drept cod de ieșire, codul de șapte segmente din figura 5-19(b). În figura 5-20 și în tabelul 5-4 apar schema logică și, respectiv, tabelul de adevăr aferente unui decodor pentru șapte segmente 74x49. Cu excepția conexiunii corespunzătoare „intrării de ștergere” („blanking”), **BI_L**, fiecare dintre ieșirile unui 74x49 este implementarea unor sume de produse minimale corespunzătoare segmentului respectiv, considerând că pentru combinațiile de intrare ce nu reprezintă cifre zecimale valorile sunt „indiferente”. Structura **NOT-OR-AND**, utilizată pentru fiecare ieșire, poate părea puțin mai ciudată, dar este echivalentă, cu o poartă **AND-OR-NOT**, care are o structură suficient de rapidă și de compactă pentru a fi folosită în CMOS sau TTL.

Majoritatea elementelor de afișare moderne cu șapte segmente au încorporate decodare, astfel ca unui asemenea dispozitiv i se poate aplica direct un cuvânt BCD de 4 biți. Multe dintre decodările discrete cu șapte segmente mai vechi sunt dotate cu ieșiri speciale pentru valori mari de tensiune sau de curent, adecvate comandării elementelor de afișare de dimensiuni și puteri mari.

Tabel 5-4 Tabelul de adevăr pentru decodorul pentru șapte segmente

Intrări					Ieșiri						
BI_L	D	C	B	A	a	b	c	d	e	f	g
0	x	x	x	x	0	0	0	0	0	0	0
1	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
1	0	0	1	0	1	1	0	1	1	0	1
1	0	0	1	1	1	1	1	1	0	0	1
1	0	1	0	0	0	1	1	0	0	1	1
1	0	1	0	1	1	0	1	1	0	1	1
1	0	1	1	0	0	0	1	1	1	1	1
1	0	1	1	1	1	1	1	0	0	0	0

1	1	0	0	0	1	1	1	1	1	1	1	1
1	1	0	0	1	1	1	1	0	0	1	1	1
1	1	0	1	0	0	0	0	1	1	0	0	1
1	1	0	1	1	0	0	1	1	0	0	0	1
1	1	1	0	0	0	1	0	0	0	0	1	1
1	1	1	0	1	1	0	0	1	0	1	1	1
1	1	1	1	0	0	0	0	1	1	1	1	1
1	1	1	1	1	0	0	0	0	1	1	1	1
1	1	1	1	1	0	0	0	0	0	0	0	0




Figura 5-20 Decodorul pentru șapte segmente 74x49: (a) schema logică, inclusiv numerotarea pinilor; (b) simbolul logic tradițional

5.4 Circuite de codare

Codul de ieșire al unui decodor are, în mod normal, mai mulți biți decât codul de intrare. Când codul de ieșire al unui dispozitiv are *mai puțini* biți decât codul de intrare, dispozitivul este denumit, în general, *circuit de codare*.

Cel mai simplu circuit de codare ce poate fi construit este, probabil, cel cu 2^n intrări și n ieșiri (sau *binar*). Așa cum arată figura 5-21(a), acesta funcționează exact invers decât un decodor binar: Codul lui de intrare este 1 din 2^n , iar la ieșire apare un cod binar de n biți. Iată ecuațiile aferente unui circuit de codare cu 8 intrări și 3 ieșiri, intrările fiind $I_0 \dots I_7$, iar ieșirile, $Y_0 \dots Y_2$:

$$\begin{aligned} Y_0 &= I_1 + I_3 + I_5 + I_7 \\ Y_1 &= I_2 + I_3 + I_6 + I_7 \\ Y_2 &= I_4 + I_5 + I_6 + I_7 \end{aligned}$$

Circuitul logic corespunzător este prezentat în figura 5-21(b). În general, un circuit de codare cu 2^n intrări și n ieșiri poate fi construit din n porți **OR** cu câte 2^{n-1} intrări. Bitul i din codul de intrare se conectează la poarta **OR** cu numărul j dacă bitul j din reprezentarea binară a numărului i este 1.




Figura 5-21 Circuit de codare binară: (a) structura generală; (b) circuit de codare cu 8 intrări și 3 ieșiri

5.4.1 Matrice de priorități

Ieșirile codate 1 din 2^n ale unui decodor binar de n biți se utilizează, în general, pentru a comanda un grup de 2^n dispozitive, dintre care cel mult unul trebuie să fie activ în orice moment. Invers, să considerăm un sistem cu 2^n intrări, fiecare dintre acestea reprezentând o cerere de servire, ca în figura 5-22. Asemenea structuri se întâlnesc frecvent în subsistemele de intrări/ieșiri din microprocesoare, intrările putând reprezenta cereri de întrerupere.




Figura 5-22 Sistem cu $2n$ dispozitive ce trebuie servite și un circuit de codare a cererilor care arată în orice moment ce semnal de cerere este confirmat

În astfel de cazuri poate părea firească utilizarea unui circuit de codare ca acela din figura 5-22, pentru a urmări intrările și a indica în orice moment care dintre ele adresează o cerere de servire. Dar circuitul funcționează corect numai dacă există certitudinea că la un moment dat poate fi confirmată cel mult o intrare. Dacă există simultan mai multe cereri, la ieșirea circuitului de codare apar semnale inacceptabile.

Soluția este atribuirea de *priorități* liniilor de intrare, astfel încât, atunci când sunt confirmate mai multe cereri, circuitul de codare să genereze numărul dispozitivului care emite cererea cu cel mai înalt grad de prioritate. Dispozitivul ce realizează această codare se numește *matrice de priorități*.




Figura 5-23 Simbolul logic al unei matrice de priorități generice cu 8 intrări

Simbolul logic al unei matrice de priorități cu 8 intrări este cel din figura 5-23. Intrarea **I7** are cel mai înalt grad de prioritate. La ieșirile **A2...A0** se regăsește numărul intrării confirmate cu gradul de prioritate cel mai înalt, dacă un asemenea semnal de intrare există. Ieșirea **IDLE** (de așteptare) este confirmată dacă nu este confirmată nici una dintre intrări.

Pentru a scrie ecuațiile logice corespunzătoare semnalelor de ieșire ale matricei de priorități, trebuie să definim în prealabil opt variabile intermediare,

$H_0...H_7$, astfel ca H_i să fie 1 dacă și numai dacă I_i este intrarea cu valoarea 1 și cu cel mai înalt grad de prioritate:

$$H_7 = I_7'$$

$$H_6 = I_6 \cdot I_7'$$

$$H_5 = I_5 \cdot I_6' \cdot I_7'$$

$$\dots\dots\dots$$

$$H_0 = I_0 \cdot I_1' \cdot I_2' \cdot I_3' \cdot I_4' \cdot I_5' \cdot I_6' \cdot I_7'$$

Utilizând aceste semnale, ecuațiile corespunzătoare semnalelor de ieșire $A_2...A_0$ se aseamănă cu cele aferente unui decodor binar simplu:

$$A_2 = H_4 + H_5 + H_6 + H_7$$

$$A_1 = H_2 + H_3 + H_6 + H_7$$

$$A_0 = H_1 + H_3 + H_5 + H_7$$

Ieșirea IDLE este 1 dacă nici una dintre intrări nu este 1:

$$IDLE = (I_0 + I_1 + I_2 + I_3 + I_4 + I_5 + I_6 + I_7)' = I_0' + I_1' + I_2' + I_3' + I_4' + I_5' + I_6' + I_7'$$

5.4.2 Matricea de priorități 74x148

74x148 este o matrice de priorități MSI cu 8 intrări. Simbolul său logic apare în figura 5-24, iar schema sa, în figura 5-25. Principala diferență dintre acest CI și matricea de priorități „generică” din figura 5-23 constă în faptul că intrările și ieșirile sunt active în **LOW**. De asemenea, mai există o intrare de activare, **EI**, care trebuie să fie confirmată pentru ca oricare dintre ieșiri să fie confirmată. Tabelul de adevăr apare integral în tabelul 5-5.




Figura 5-24 Simbolul logic al matricei de priorități cu 8 intrări 74x148




Figura 5-25 Schema logică a matricei de priorități cu 8 intrări 74x148, inclusiv numerotarea pinilor pentru capsula DIP cu 16 pini

Tabel 5-5 Tabelul de adevăr pentru o matrice de priorități cu 8 intrări 74x148

Intrări									Ieșiri				
EI_L	I0_L	I1_L	I2_L	I3_L	I4_L	I5_L	I6_L	I7_L	A2_L	A1_L	A0_L	GS_L	EO_L
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	X	X	X	X	X	X	X	0	0	0	0	0	1
0	X	X	X	X	X	X	0	1	0	0	1	0	1
0	X	X	X	X	X	0	1	1	0	1	0	0	1
0	X	X	X	0	1	1	1	1	0	1	1	0	1
0	X	X	0	1	1	1	1	1	1	0	0	0	1
0	X	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0

5.5 Dispozitive cu trei stări

5.5.1 Circuite tampon cu trei stări

Dispozitivul de bază cu trei stări este *circuitul tampon cu trei stări*, numit și *circuit de comandă cu trei stări*. În figura 5-26 sunt prezentate simbolurile logice a patru circuite tampon cu trei stări. Simbolul de bază este cel de circuit tampon neinvertor (5-26(a), 5-26(b)) sau invertor (5-26(c), 5-26(d)). Semnalul suplimentar din partea superioară a simbolului reprezintă o *intrare de activare a celor trei stări*, care poate fi activă în **HIGH** (5-26(a), 5-26(c)) sau în **LOW** (5-26(b), 5-26(d)). Când intrarea de activare este confirmată, dispozitivul se comportă ca un circuit tampon sau ca un invertor obișnuit. Când intrarea de activare este negată, ieșirea dispozitivului este „flotantă”, cu alte cuvinte, ieșirea trece în starea de înaltă impedanță, echivalentă cu deconectarea.




Figura 5-26 Diverse circuite tampon cu trei stări: (a) neinvertor, cu intrarea de activare cu nivel activ HIGH; (b) neinvertor, cu intrarea de activare cu nivel activ LOW; (c) invertor, cu intrarea de activare cu nivel activ HIGH; (d) invertor, cu intrarea de activare cu nivel activ LOW

Dispozitivele cu trei stări permit utilizarea în comun, de către mai multe surse, a unei singure „linii partajate”, atâta timp cât, în orice moment, pe linie „vorbește” un singur dispozitiv. Figura 5-27 ilustrează modul în care se poate realiza acest lucru. Trei biți de intrare, **SSRC2 ... SSRC0**, selectează una dintre cele opt surse de date ce pot comanda o singură linie, **SDATA**.

Un decodor cu 3 intrări și 8 ieșiri, 74x138, asigură că numai una dintre cele opt linii **SEL** este confirmată în orice moment, permițând numai unuia dintre circuitele tampon cu trei stări să comande linia **SDATA**. Dar dacă nu sunt confirmate toate liniile **EN**, nici unul dintre circuitele tampon cu trei stări nu este activat. În acest caz, valoarea logică de pe **SDATA** este nedefinită.

Dispozitivele tipice cu trei stări sunt concepute astfel încât să treacă în starea **Hi-Z** mai repede decât ies din ea. Înseamnă că dacă ieșirile a două dispozitive cu trei stări sunt conectate la o linie comună și dezactivăm unul dintre ele concomitent cu activarea celui alt, primul dispozitiv se va deconecta de la linie înainte ca al doilea să se conecteze. Acest aspect este important, deoarece, dacă ambele dispozitive ar comanda linia simultan și fiecare ar încerca să mențină o valoare de ieșire opusă valorii de la celălalt dispozitiv (0 și 1), ar apărea un supracurent care ar genera zgomot în sistem. Situația descrisă este denumită și *conflict*.




Figura 5-27 Opt surse folosind în comun o linie partajată cu trei stări

Din nefericire, din cauza decalajelor și asimetriilor temporale din circuitele de comandă, este greu de impus ca intrările de activare ale mai multor dispozitive cu trei stări să se modifice simultan. Chiar și atunci când există această posibilitate, apar probleme dacă la aceeași linie se conectează dispozitive cu trei stări aparținând unor familii de circuite logice caracterizate de viteze diferite.

Singurul mod cu adevărat sigur în care se pot folosi dispozitivele cu trei stări este conceperea unei scheme logice de comandă care să garanteze apariția, pe linia comună, a unui *timp mort*, în care nici unul dintre dispozitive să nu comande linia. Timpul mort trebuie să fie suficient de îndelungat pentru a soluționa și problemele din cazurile cele mai defavorabile de decalaje între momentele de închidere și de deschidere ale dispozitivelor, precum și de asimetrie a semnalelor de comandă cu trei stări.

5.6 Multiplexoare

Multiplexorul este un comutator digital care transmite la ieșire datele provenite de la una dintre cele n surse disponibile. Figura 5-28(a) prezintă intrările și ieșirile unui multiplexor de b biți, cu n intrări. Există n surse de date, fiecare de b biți, și b biți de ieșire. La multiplexoarele comercializate în mod

obișnuit, $n = 1, 2, 4, 8$ sau 16 și $b = 1, 2$ sau 4 . Există și intrări cu care se pot selecta cele n surse, deci $s = \lceil \log_2 n \rceil$. O intrare de activare, **EN**, permite ca multiplexorul să-și facă treaba; când **EN**=0, toate ieșirile sunt 0. Adesea, denumirea „multiplexor” este prescurtată în *mux*.

Figura 5-28(b) prezintă un circuit cu comutatoare echivalent, în linii mari, cu un multiplexor. Însă, spre deosebire de circuitul cu comutatoare mecanice, multiplexorul este un dispozitiv unidirecțional: informațiile circulă numai dinspre intrări (în stânga) către ieșiri (în dreapta).




Figura 5-28 Structură de multiplexor: (a) intrările și ieșirile; (b) circuit echivalent funcțional

Este evident că multiplexoarele sunt dispozitive utile în orice aplicație în care datele trebuie transferate din mai multe surse către o singură destinație. O aplicație banală din domeniul calculatoarelor este multiplexorul dintre registrele procesorului și unitatea aritmetică logică (ALU) a acestuia. Pentru exemplificare, să considerăm un procesor de 16 biți în care fiecare instrucțiune ocupă câte un câmp de 3 biți ce arată care dintre cele opt registre urmează a fi folosit. Câmpul de 3 biți este conectat la intrările de selectare ale unui multiplexor de 16 biți, cu 8 intrări. Intrările de date ale multiplexorului sunt conectate la cele opt registre, iar ieșirile sale de date sunt conectate la ALU, pentru ca instrucțiunea să fie executată utilizând registrul selectat.

5.6.1 Multiplexoare MSI standard

Dimensiunile multiplexoarelor MSI disponibile pe piață sunt limitate de numărul de pini ce pot fi montați pe o capsulă de CI necostisitoare. Multiplexoarele de uz larg se produc în capsule cu 16 pini.

La una dintre extreme se află circuitul 74x151, din figura 5-29, care selectează dintre opt intrări de 1 bit. Intrările de selectare sunt denumite **C**, **B** și

A, **C** fiind cea mai semnificativă numeric. Intrarea de activare **EN_L** este activă în **LOW**, dar sunt disponibile variante de ieșire active atât în **HIGH**, (**Y**), cât și în **LOW** (**Y_L**).

Tabel 5-6 Tabelul de adevăr pentru multiplexorul de 1 bit cu 8 intrări 74x151

Intrări				Ieșiri	
EN_L	C	B	A	Y	Y_L
1	x	x	x	0	1
0	0	0	0	D0	D0'
0	0	0	1	D1	D1'
0	0	1	0	D2	D2'
0	0	1	1	D3	D3'
0	1	0	0	D4	D4'
0	1	0	1	D5	D5'
0	1	1	0	D6	D6'
0	1	1	1	D7	D7'




Figura 5-29 Multiplexor de 1 bit cu 8 intrări 74x151: (a) schema logică, inclusiv numerotarea pinilor; (b) simbolul logic tradițional

La cealaltă extremă, ca multiplexoare cu capsule cu 16 pini, se află 74x157, din figura 5-30, care selectează dintre două intrări de câte 4 biți.




Figura 5-30 Multiplexorul de 4 biți, cu 2 intrări, 74x157: (a) schema logică, inclusiv numerotarea pinilor pentru capsula standard DIP cu 16 pini; (b) simbolul logic tradițional

Tabel 5-7 Tabelul de adevăr pentru multiplexorul de 4 biți, cu 2 intrări, 74x157

Intrări		Ieșiri			
G_L	S	1Y	2Y	3Y	4Y
1	x	0	0	0	0
0	0	1A	2A	3A	4A
0	1	1B	2B	3B	4B

Un multiplexor intermediar, între [74x151](#) și 74x157, este 74x153, care are 4 intrări a câte 2 biți. Acest dispozitiv, al cărui simbol logic este prezentat în figura 5-31, are intrări de activare separate (**1G**, **2G**) pentru fiecare bit. Funcția lui se vede foarte clar din tabelul 5-8.

Tabel 5-8 Tabelul de adevăr pentru multiplexorul de 2 biți, cu 4 intrări, 74x153

Intrări				Ieșiri	
1G_L	2G_L	B	A	1Y	2Y
0	0	0	0	1C0	2C0
0	0	0	1	1C1	2C1
0	0	1	0	1C2	2C2
0	0	1	1	1C3	2C3
0	1	0	0	1C0	0
0	1	0	1	1C1	0
0	1	1	0	1C2	0
0	1	1	1	1C3	0
1	0	0	0	0	2C0
1	0	0	1	0	2C1
1	0	1	0	0	2C2
1	0	1	1	0	2C3
1	1	x	x	0	0




Figura 5-31 Simbolul logic tradițional pentru multiplexorul 74x153

Unele multiplexoare au ieșiri cu trei stări. La un astfel de multiplexor, intrarea de activare forțează ieșirile în starea **Hi-Z**, nu în zero. Ieșirile cu trei stări se dovedesc deosebit de utile când se interconectează mai multe multiplexoare cu n intrări pentru a forma multiplexoare de capacitate mai mare.

5.6.2 Multiplexoare, demultiplexoare și magistrale

Un multiplexor poate fi utilizat pentru a selecta una dintre n surse ce urmează să transmită date pe o magistrală. La celălalt capăt al magistralei poate fi folosit un *demultiplexor*, pentru a direcționa datele de pe magistrale către una dintre cele m destinații posibile. O asemenea aplicație, în care se utilizează o magistrală de 1 bit, este descrisă în figura 5-32(a) prin analogia cu o schemă cu comutatoare, pe care am mai folosit-o. De fapt, în schemele bloc de circuite logice, multiplexoarele și demultiplexoarele sunt adesea reprezentate prin

simbolurile trapezoidale din figura 5-32(b), pentru a sugera vizual că datele dintr-o sursă selectată dintre mai multe surse ajung pe magistrală și apoi sunt orientate către o destinație selectată dintre mai multe destinații.




Figura 5-32 Un multiplexor ce comandă o magistrală și un demultiplexor comandat de aceasta: (a) schema echivalentă cu comutatoare; (b) simbolurile folosite în schemele bloc

Funcția pe care o realizează un demultiplexor este exact inversul funcției realizate de un multiplexor. De exemplu, un demultiplexor de 1 bit cu n ieșiri are o intrare de date și s intrări de selectare a uneia dintre cele $n=2^s$ ieșiri de date. În funcționare normală, toate ieșirile, cu excepția celei selectate, sunt 0; la ieșirea selectată se regăsește intrarea de date. Definiția poate fi generalizată pentru un demultiplexor de b biți cu n ieșiri; un astfel de dispozitiv are b intrări de date, iar cele s intrări de selectare ale sale selectează una dintre cele $n=2^s$ mulțimi de b ieșiri de date. Ca demultiplexor poate fi folosit un decodor binar cu o intrare de activare, ca în figura 5-33. Intrarea de activare a decodurului este conectată la linia de date, iar intrările sale de selectare stabilesc care dintre liniile de la ieșirea lui va fi comandată de bitul de date. Restul de linii de ieșire se neagă. Deci 74x139 poate fi utilizat ca demultiplexor de 2 biți cu 4 ieșiri cu intrările și ieșirile de date active în **LOW**, iar 74x138 poate servi ca demultiplexor de 1 bit cu 8 ieșiri.




Figura 5-33 Folosirea unui [decodor](#) cu 2 intrări și 4 ieșiri ca demultiplexor de 1 bit cu 4 ieșiri: (a) reprezentarea generică; (b) 74x139

5.7 Porți OR exclusiv și circuite de paritate

5.7.1 Porți OR exclusiv și NOR exclusiv

O poartă **OR exclusiv (XOR)** este o poartă cu două intrări a cărei ieșire este 1 dacă numai una dintre intrările sale este 1. Altfel spus, o poartă **XOR** generează ieșirea 1 dacă intrările sale sunt diferite. O poartă **NOR exclusiv (XNOR)** sau poartă de *echivalență* este exact opusul porții **XOR**: ea generează ieșirea 1 dacă intrările sale sunt identice. Tabelul de adevăr al acestor funcții apare în tabelul 5-9. Operația **XOR** este reprezentată uneori prin simbolul „ \oplus ”, adică:

$$X \oplus Y = X' \cdot Y + X \cdot Y'$$

Tabel 5-9 Tabelul de adevăr pentru funcțiile XOR și XNOR

X	Y	$X \oplus Y$ (XOR)	$(X \oplus Y)'$ (XNOR)
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

Deși **OR exclusiv** nu este una dintre funcțiile de bază ale algebrei de comutație, în practică, porțile **XOR** discrete se utilizează destul de frecvent. În majoritatea tehnologiilor de comutație, funcția **XOR** nu poate fi realizată direct; pentru obținerea ei se folosesc scheme cu mai multe porți, ca în figura 5-34.




Figura 5-34 Scheme cu mai multe porți, pentru realizarea funcției **XOR** cu două intrări: (a) cu **AND-OR**; (b) cu **NAND**

Simbolurile logice pentru funcțiile **XOR** și **XNOR** sunt prezentate în figura 5-35. Pentru fiecare dintre aceste funcții există câte patru simboluri echivalente. Toate variantele prezentate sunt consecința unei reguli simple: oricare două semnale (de intrare sau de ieșire) ale unei porți **XOR** sau **XNOR** pot fi complementate fără ca funcția logică obișnuită să se modifice.




Figura 5-35 Simbolurile echivalente pentru: (a) porți **XOR**; (b) pentru porți **XNOR**

5.7.2 Circuite de paritate

După cum se vede în figura 5-36(a), n porți **XOR** pot fi conectate în cascadă pentru a forma un circuit cu $n+1$ intrări și o singură ieșire. Un asemenea circuit este numit *circuit de imparitate* deoarece ieșirea lui este 1 dacă numărul de intrări 1 este impar. Circuitul din 5-36(b) este tot un circuit de imparitate, dar este mai rapid, deoarece porțile sale sunt dispuse într-o structură ramificată. Dacă se inversează ieșirea oricărui dintre aceste circuite, se obține un *circuit de paritate*, care are ieșirea 1 când numărul de intrări 1 este par.




Figura 5-36 Conectarea în cascadă a porților XOR: (a) conexiuni înlănțuite; (b) structură ramificată




Figura 5-37 Generatorul de paritate pară/impară de 9 biți 74x280: (a) schema logică, inclusiv numerotarea pinilor pentru capsula DIP cu 16 pini; (b) simbolul logic tradițional

5.7.3 *Generatorul de paritate de 9 biți 74x280*

În loc să construim un circuit de paritate de mai mulți biți cu porți **XOR** discrete, este mai economic să realizăm toate porțile **XOR** în aceeași capsulă MSI, lăsând accesibile la pini externi doar intrările și ieșirile primare. Generatorul de paritate de 9 biți 74x280, din figura 5-37, este un astfel de dispozitiv. El are nouă intrări și două ieșiri ce arată dacă numărul de intrări 1 este par sau impar.

5.8 Comparatoare

Compararea a două cuvinte binare pentru a afla dacă sunt egale este o operație mult utilizată de sistemele de calcul și de interfețele dispozitivelor. Un circuit ce compară două cuvinte binare și indică egalitatea acestora se numește *comparator*. Unele comparatoare interpretează cuvintele de intrare ca numere precedate sau nu de semn și indică și relația de ordine dintre cuvinte (mai mare sau mai mic). Asemenea dispozitive sunt numite adesea *comparatoare de amplitudine*.

5.8.1 Structura de comparator

Porțile **OR exclusiv** și **NOR exclusiv** pot fi considerate comparatoare de 1 bit. În figura 5-38(a) este ilustrată interpretarea unei porți XOR 74x86 drept comparator de 1 bit. Ieșirea activă în **HIGH**, notată **DIFF**, este confirmată când intrările sunt diferite. Ieșirile a patru porți XOR sunt aplicate la intrările unor porți OR pentru a forma comparatorul de 4 biți din figura 5-38(b). Ieșirea **DIFF** este confirmată dacă oricare dintre perechile de biți de intrare conține biți diferiți.

Conectând un număr suficient de mare de porți XOR și porți OR de dimensiuni suficient de mari, se pot construi comparatoare cu orice număr de biți de intrare.




Figura 5-38 Comparatoare cu 74x86: (a) comparator de 1 bit; (b) comparator de 4 biți

5.9 Sumatoare și circuite de scădere

Adunarea este operația aritmetică efectuată cel mai frecvent în sistemele digitale. *Sumatoarele* combină doi operanzi aritmetici conform regulilor de adunare prezentate în capitolul 2. Sumatoarele pot efectua și scăderi ca adunări între descăzut și scăzătorul complementat (negat), dar se pot construi și *circuite de scădere* care efectuează scăderile direct.

5.9.1 Semisumatoare și sumatoare complete

Cel mai simplu sumator, denumit *semisumator*, adună doi operanzi de un bit, **X** și **Y**, rezultatul fiind o sumă de doi biți. Suma poate lua valori de la 0 la 2, necesitând doi biți pentru a fi exprimată. Bitul de ordin inferior al sumei poate fi numit **HS** (*half sum – semisumal*) iar bitul de ordin superior poate fi numit **CO** (*carry out - transport către exterior*). Pentru **HS** și **CO** se pot scrie următoarele formule:

$$\begin{aligned}\mathbf{HS} &= \mathbf{X} \oplus \mathbf{Y} = \mathbf{X}' \cdot \mathbf{Y} + \mathbf{X} \cdot \mathbf{Y}' \\ \mathbf{CO} &= \mathbf{X} \cdot \mathbf{Y}\end{aligned}$$

Pentru a aduna operanzi de mai mulți biți trebuie să asigurăm efectuarea transportului între pozițiile biților. Blocul structural ce efectuează această operație se numește *sumator complet*. Pe lângă intrările **X** și **Y**, ai căror biți urmează a fi adunați, un sumator complet este prevăzut cu o intrare pentru bitul de transport, **CIN**. Suma celor trei valori de intrare poate fi cuprinsă între 0 și 3, putând fi exprimată tot prin doi biți de ieșire, **S** și **COUT**, ale căror formule sunt:

$$\begin{aligned}\mathbf{S} &= \mathbf{X} \oplus \mathbf{Y} \oplus \mathbf{CIN} = \mathbf{X} \cdot \mathbf{Y}' \cdot \mathbf{CIN}' + \mathbf{X}' \cdot \mathbf{Y} \cdot \mathbf{CIN}' + \mathbf{X}' \cdot \mathbf{Y}' \cdot \mathbf{CIN} + \mathbf{X} \cdot \mathbf{Y} \cdot \mathbf{CIN} \\ \mathbf{COUT} &= \mathbf{X} \cdot \mathbf{Y} + \mathbf{X} \cdot \mathbf{CIN} + \mathbf{Y} \cdot \mathbf{CIN}\end{aligned}$$

Aici, **S** este 1 dacă există un număr impar de intrări 1, iar **COUT** este 1 dacă două sau mai multe intrări sunt 1.

Un circuit care poate realiza funcțiile descrise prin formulele sumatorului complet este cel din figura 5-39(a). Simbolul său logic este prezentat în 5-39(b). Uneori, simbolul folosit este cel din 5-39(c), pentru ca desenele ce conțin sumatoare complete, conectate în cascadă, să poată fi desenate mai „aerisit”.




Figura 5-39 Sumator complet: (a) schema circuitului la nivel de porți; (b) simbolul logic; (c) variantă de simbol logic adecvată conectării în cascadă

5.9.2 Sumatoare pieptene

Două cuvinte binare a câte n biți pot fi adunate utilizând un *sumator pieptene*, adică un circuit format din n etaje de sumator complet conectate în cascadă, fiecare dintre ele prelucrând câte un bit. În figura 5-40 apare circuitul unui sumator pieptene de 4 biți. Intrarea de transport către bitul cel mai puțin semnificativ este, în mod normal, fixată la 0, iar ieșirea de transport a fiecărui sumator complet este conectată la intrarea de transport a următorului sumator complet mai semnificativ.




Figura 5-40 Sumator pieptene de 4 biți

Sumatoarele complete sunt lente din cauză că, în cazul cel mai defavorabil, transportul trebuie să se propage de la sumatorul complet cel mai puțin semnificativ până la cel mai semnificativ. O astfel de situație se întâlnește, de exemplu, în cazul în care unul dintre termeni este 11...11, iar celălalt este 00...01.

5.9.3 Circuite de scădere

Un *circuit de scădere complet* prelucrează un bit conform algoritmului de scădere în binar, biții de intrare fiind **X** (descăzutul), **Y** (scăzătorul) și **BIN** (împrumutul din exterior), iar biții de ieșire fiind **D** (diferența) și **BOUT**

(împrumutul către exterior). Putem scrie următoarele ecuații logice corespunzătoare tablei scăderii în binar:

$$\mathbf{D} = \mathbf{X} \oplus \mathbf{Y} \oplus \mathbf{BIN}$$

$$\mathbf{BOUT} = \mathbf{X}' \cdot \mathbf{Y} + \mathbf{X}' \cdot \mathbf{BIN} + \mathbf{Y} \cdot \mathbf{BIN}$$

Aceste formule seamănă foarte mult cu cele corespunzătoare sumatorului complet. Putem astfel construi un circuit de scădere complet pe baza unui sumator complet, ca în figura 5-41. Pentru a nu avea probleme, am dat circuitului sumatorului complet din 5-41(a) un nume fictiv, „74x999”. Așa cum se vede în 5-41(c), putem interpreta funcția aceluiași circuit fizic ca scădere completă, atribuindu-i un alt simbol, cu semnalele de împrumut din exterior, către exterior și scăzător active în **LOW**.

Deci pentru a construi un circuit pieptene de scădere a doi operanzi de n biți, activi în **HIGH**, putem utiliza n dispozitive „74x999” și inversoare, ca în figura 5-40(d). Observați că, în cazul scăderii, intrarea de împrumut de la nivelul bitului celui mai puțin semnificativ trebuie negată (adică nu există împrumut), ceea ce, pentru o intrare activă în **LOW**, înseamnă că, fizic, pinul trebuie să fie 1 sau **HIGH**. Situația este exact opusă față de adunare, unde același pin de intrare corespunde transportului din exterior, activ în **HIGH**, adică 0 sau **LOW**.




Figura 5-41 Transformarea circuitelor de adunare în circuite de scădere: (a) sumator complet; (b) circuit de scădere complet; (c) interpretarea circuitului din (a) drept circuit de scădere complet; (d) circuit de scădere pieptene

5.9.4 Sumatoare cu anticiparea transportului

Ecuția logică aferentă bitului i al sumei obținute cu un sumator binar se poate scrie, de fapt, destul de simplu: $s_i = x_i \oplus y_i \oplus c_i$

Complexitatea crește când exprimăm c_i în funcție de $x_0 - x_{i-1}, y_0 - y_{i-1}$, iar după explicitarea funcțiilor **XOR** obținem o întregă încurcătură. Dar dacă dorim să preîntâmpinăm acest lucru, putem măcar să simplificăm aspectul expresiei c_i , cu ajutorul conceptului de anticipare a transportului.

Figura 5-42 ilustrează conceptul de bază. Blocul numit „matrice de anticipare a transportului” calculează c_i pentru un număr fix și restrâns de niveluri logice, pentru orice valoare i rezonabilă. Două definiții caracterizează matricea de [anticipare](#) a transportului:

- Pentru o anumită combinație de intrări x_i și y_i se spune că etajul sumator i *generează* transport dacă produce un transport către exterior de 1 ($c_{i+1}=1$) independent de valoarea intrărilor $x_0 - x_{i-1}, y_0 - y_{i-1}$ și c_0 .
- Pentru o anumită combinație de intrări x_i și y_i se spune că etajul sumator i *propagă* transporturile dacă produce un transport către exterior de 1 ($c_{i+1}=1$) în prezența unei combinații de intrare formată din $x_0 - x_{i-1}, y_0 - y_{i-1}$ și c_0 , pentru care apare un transport de 1 ($c_{i+1}=1$) dinspre exterior.




Figura 5-42 Structura unui etaj de sumator cu anticipare a transportului

În conformitate cu definițiile de mai sus, putem scrie ecuațiile logice pentru un semnal ce generează transport, g_i , și pentru un semnal ce propagă transporturile, p_i , corespunzătoare fiecărui etaj al unui sumator cu anticipare a transportului:

$$g_i = x_i \cdot y_i$$

$$p_i = x_i + y_i$$

Înseamnă că un etaj generează necondiționat un transport dacă ambii biți ai operanzilor sunt 1 și că propagă transporturile dacă minimum unul dintre biții operanzilor este 1. Acum putem exprima semnalul de la ieșirea de transport a unui etaj în funcție de semnalele de generare și propagare:

$$c_{i+1} = g_i + p_i \cdot c_i$$

În figura 5-43 este prezentată schema unui circuit sumator pe 4 biți. Observați că al doilea nivel este realizat cu semnale active în **LOW**, deoarece porțile inversoare sunt în general mai rapide decât cele neversoare.




Figura 5-43 Schema logică a unui sumator binar pe 4 biți

6. Circuite logice secvențiale. Bistabili

Circuitele logice sunt de două feluri: „combi-naționale” și „secvențiale”. Un circuit logic *combi-național* este acela ale cărui ieșiri depind doar de intrările sale curente. Rotatorul pentru selectarea canalelor de la modelele vechi de televizoare seamănă cu circuitele combi-naționale, „ieșirea” lui selectând un canal numai în funcție de „intrarea” lui curentă, poziția butonului.

Circuitul logic *secvențial* este acel circuit ale cărui ieșiri nu depind numai de intrările sale curente, ci și de succesiunea anterioară a intrărilor, posibil nedeterminată în timp. Circuitul comandat de butoanele cu revenire pentru comutarea pe canalul următor sau pe cel precedent ale unui televizor sau videocasetofon este un circuit secvențial, întrucât canalul selectat depinde de succesiunea anterioară de apăsări pe butoanele de comutare a canalelor cu câte unul înainte/înapoi, cel puțin din momentul în care v-ați așezat în fața televizorului, acum 10 ore, și poate chiar de când ați conectat prima oară aparatul la priza din perete.

Deci este supărător și adesea imposibil să descrieți comportarea unui circuit secvențial prin intermediul unui tabel ce conține ieșirile în funcție de o succesiune de intrări care a fost recepționată înaintea momentului de timp curent. Pentru a ști în ce direcție mergeți, trebuie să știți unde vă aflați. În cazul selectorului de canale TV, este imposibil de aflat care este canalul curent selectat, privind numai la secvența de apăsări anterioare pe butoanele înainte/înapoi, indiferent dacă studiem 10 sau 1000 de apăsări anterioare ale butoanelor. Este necesară încă o informație – „starea” curentă a selectorului de canale.

Starea unui circuit secvențial este un ansamblu de *variabile de stare* ale căror valori conțin, în orice moment, toate informațiile despre perioada anterioară necesare pentru cunoașterea comportării viitoare a circuitului.

În exemplul cu selectorul de canale, numărul canalului curent este starea curentă. În interiorul televizorului, acest număr poate fi stocat sub forma a șapte variabile binare de stare, cu care se poate reprezenta un număr zecimal cuprins între 0 și 127. Cunoscând starea curentă (numărul canalului), putem spune întotdeauna care va fi starea următoare, în funcție de intrări (apăsări pe butoanele de comutare înainte/înapoi cu câte un canal). În acest exemplu, una dintre ieșirile evidente ale circuitului secvențial este codarea stării înseși, adică afișarea numărului canalului. Alte ieșiri, din interiorul televizorului, pot fi funcții combi-naționale exclusiv de stare (de ex. selectarea acordului pe VHF/UHF/cablu) sau atât de stare, cât și de intrare (de ex., la unele modele de

TV, stingerea aparatului când starea curentă este 0 și se apasă butonul “înapoi”).

Nu este necesar ca variabilele de stare să aibă o semnificație fizică directă și, în multe cazuri, există mai multe posibilități de a alege variabilele pentru a descrie un anumit circuit secvențial. De exemplu, la selectorul de canale TV, starea poate fi memorată sub forma a trei cifre BCD sau a 12 biți, multe dintre combinațiile de biți (din cele 4096 posibile) nefiind utilizate.

În circuitele logice digitale, variabilele de stare sunt valori binare corespunzătoare anumitor semnale logice din circuit. Un circuit cu n variabile de stare binare are 2^n stări posibile. Oricât de mare ar fi numărul 2^n , el este întotdeauna finit, și niciodată infinit, de aceea circuitele secvențiale sunt denumite uneori *automate de stări finite*.

La majoritatea circuitelor secvențiale, schimbările de stare au loc la momente stabilite de un semnal de *tact* asincron. Figura 6-1 prezintă diagramele temporale și denumirile caracteristice unui semnal de tact tipic. Prin convenție, un semnal de tact este activ în HIGH dacă modificarea stărilor are loc pe frontul ascendent al semnalului de tact, adică atunci când semnalul de tact trece în starea HIGH, și este activ în LOW în cazul complementar. *Perioada de tact* este intervalul de timp dintre două tranziții succesive în același sens, iar *frecvența de tact* este inversul perioadei. Primul front sau impuls dintr-o perioadă de tact sau, uneori, însăși perioada sunt denumite *impuls de tact*. *Factorul de comandă* reprezintă procentual intervalul de timp din perioada în care semnalul de tact are nivelul de confirmare. Sistemele digitale tipice, de la ceasurile digitale și până la supercalculatoare, folosesc un oscilator cu cristal de cuarț pentru a genera semnalul de tact asincron. Frecvențele de tact pot fi cuprinse între 32,768 KHz (pentru ceasuri) și 500 MHz (pentru microprocesoarele CMOS RISC cu un ciclu de 2 ns); sistemele „tipice” cu componente TTL și CMOS au frecvențe de tact din domeniul 5 ... 150 MHz.

În capitolul de față vom discuta despre două tipuri de circuite secvențiale care se regăsesc în majoritatea schemelor practice cu componente discrete. *Circuitul secvențial cu reacție* utilizează porți obișnuite și bucle de reacție pentru a conferi unui circuit logic capacitate de memorare, creându-se astfel blocuri structurale de circuite secvențiale, cum sunt circuitele latch și CBB, utilizate în scheme de complexitate mai mare. *Automatele de stări sincronizate cu semnal de tact* utilizează aceste blocuri structurale, în special CBB de tip **D** active pe fronturi, pentru a crea circuite ale căror intrări sunt explorate și ale căror ieșiri comută sincron cu un semnal de tact de comandă. Alte tipuri de circuite secvențiale, cum sunt cele de mod fundamental general, de mod multi-impuls și multi-fază, își găsesc uneori aplicații în sistemele de înaltă performanță și VLSI.




Figura 6-1 Semnale de tact: (a) active în HIGH; (b) active în LOW

6.1 Elemente bistabile

Cel mai simplu circuit secvențial constă dintr-o pereche de inversoare ce formează o buclă de reacție, ca în fig. 6-2. El are zero intrări și două ieșiri, Q și Q_L .

6.1.1 Analiza digitală

Circuitul din fig. 7-2 este denumit frecvent *bistabil*, deoarece o analiză strict digitală arată că el are două stări stabile. Când Q este HIGH, inversorul din partea de jos are intrarea HIGH și ieșirea LOW, forțând în HIGH ieșirea inversorului din partea de sus, așa cum am și considerat în ipoteză. Dar când Q este LOW, inversorul de jos are intrarea LOW și ieșirea HIGH, ceea ce forțează Q în LOW - o altă stare stabilă. Pentru a descrie starea circuitului putem folosi o singură variabilă de stare - starea semnalului Q ; sunt posibile două stări, $Q = 1$ și $Q = 0$.

Elementul bistabil este așa de simplu că nici nu are intrări, deci nu există nici o cale de a-i comanda sau modifica stările. La alimentarea inițială a circuitului, acesta trece aleator în una dintre cele două stări și rămâne așa la infinit.




Figura 6-2 Pereche de inversoare ce formează un element bistabil

6.2 Circuite latch și circuite basculante bistabile

Circuitele latch și circuitele basculante bistabile (CBB) sunt blocurile structurale de bază ale majorității circuitelor secvențiale. Sistemele digitale tipice folosesc astfel de circuite încorporate în dispozitive clasificate după funcțiile pe care le realizează, preambalate în capsule de circuite integrate standardizate. În mediile de proiectare de ASIC, circuitele latch și CBB formează celule predefinite tipice, cu parametrii stabiliți de furnizorul de ASIC. Însă, în orice CI sau ASIC standardizat, fiecare celulă latch sau CBB este proiectată de obicei ca un circuit secvențial cu reacție, din porți logice separate și bucle de reacție.

Toți proiectanții de circuite digitale denumesc prin cuvintele *circuit basculant bistabil* (*flip-flop*), prescurtat *CBB*, un dispozitiv secvențial care, în mod normal, preia eșantioane din semnalele de intrare și își modifică semnalele de ieșire numai la momente determinate de un semnal de tact. De asemenea, cei mai mulți proiectanți de circuite digitale folosesc denumirea *latch* pentru un dispozitiv secvențial care își supraveghează intrările permanent și își schimbă ieșirile în orice moment, fără a depinde de un semnal de tact.

6.2.1 Circuite latch S-R

În fig. 6-3 este prezentat un circuit *latch S-R* (*set-reset*) cu porți **NOR**. Circuitul are două intrări, **S** și **R**, și două ieșiri, notate cu **Q** și **QN**, **QN** fiind, în mod normal, complementul lui **Q**. Semnalul **QN** mai este uneori notat cu **Q'** sau **Q_L**.

Dacă atât **S**, cât și **R** sunt 0, circuitul se comportă ca un element bistabil - apare o buclă de reacție care îl menține într-una dintre cele două stări logice, **Q** = 0 sau **Q** = 1. Așa cum observați în fig. 6-3(b), este necesar ca fie **S**, fie **R** să fie confirmate pentru ca bucla de reacție să fie forțată să treacă în starea dorită. **S** fixează (*set*) sau prefixează (*preset*) ieșirea **Q** în 1; **R** readuce în 0 (*reset*) sau, șterge (*clear*) ieșirea **Q**. După negarea uneia dintre intrările **S** și **R**, circuitul

latch rămâne în starea în care a fost adus. Figura 6-4(a) prezintă comportarea funcțională a unui circuit latch **S-R** când i se aplică la intrare o secvență de impulsuri uzuală. Săgețile arată cauzalitatea - corespondența dintre tranzițiile de la intrare și cele produse la ieșire.




Figura 6-3 Circuit latch S-R: (a) schema cu porți NOR a circuitului; (b) tabelul funcției




Figura 6-4 Funcționare tipică a unui circuit latch S-R: (a) intrări "normale"; (b) S și R confirmate simultan

În majoritatea aplicațiilor cu circuite latch **S-R**, ieșirea **QN** (sau **Q'**) este întotdeauna complementul ieșirii **Q**. Totuși, notația **Q'** nu este foarte corectă, deoarece există un caz când această ieșire nu este complementul lui **Q**. Dacă atât **S**, cât și **R** sunt 1, așa cum se întâmplă în câteva puncte din fig. 6-4(b), atunci ambele ieșiri sunt forțate să treacă în 0. Când negăm oricare intrare, ieșirile revin la funcționarea complementară, ca de obicei. Dar dacă negăm simultan ambele intrări, starea următoare a circuitului devine imprevizibilă, acesta putând intra, practic, în oscilație sau în starea metastabilă. Metastabilitatea se mai poate manifesta dacă pe **S** sau **R** se aplică un impuls 1 prea îngust.

În fig. 6-5 apar trei simboluri logice diferite pentru același circuit latch **S-R**. Simbolurile se deosebesc prin modul în care este tratată ieșirea complementară. Cronologic, simbolul (a) a fost primul utilizat, denumirea semnalului activ în **LOW** sau complementar fiind înscrisă în interiorul simbolului dreptunghiular al funcției. În proiectarea cu cerculețe se preferă însă cea de-a doua formă, cu un cerculeț inversor în exteriorul dreptunghiului. Ultimul simbol este, evident, incorect.

În fig. 6-6 sunt definiți parametrii temporali ai circuitului latch **S-R**. *Timpul de propagare* este timpul necesar ca o tranziție a unui semnal de intrare

să producă o tranziție a unui semnal de ieșire. Un anumit circuit latch sau un CBB pot fi caracterizate de valori diferite ale timpului de propagare - câte o valoare pentru fiecare pereche de semnale de intrare și ieșire. De asemenea, timpul de propagare poate avea valori diferite după cum tranziția semnalului de ieșire se face de la LOW la HIGH sau de la HIGH la LOW. La un circuit latch **S-R**, o tranziție LOW-HIGH a intrării **S** poate produce o tranziție LOW-HIGH a ieșirii **Q**, deci timpul de propagare este $t_{pLH(SQ)}$, corespunzător tranziției 1 din figură. În mod asemănător, o tranziție LOW-HIGH a intrării **R** poate produce o tranziție HIGH-LOW a ieșirii **Q**, deci timpul de propagare este $t_{pHL(RQ)}$, corespunzător tranziției 2 din figură. În desen nu apar tranzițiile corespunzătoare ale ieșirii **QN**, timpii de propagare respectivi fiind $t_{pHL(SQN)}$ și $t_{pLH(RQN)}$.




Figura 6-5 Simboluri pentru circuitul latch S-R: (a) fără cerculeț; (b) preferat în proiectarea cu cerculețe; (c) incorect din cauza dublei negații




Figura 6-6 Parametri temporali ai unui circuit latch S-R

În cataloage se precizează, de obicei, *lățimea minimă a impulsului* pentru intrările **S** și **R**. Așa cum vedeți în fig. 6-6, circuitul poate să intre în starea metastabilă și să se mențină așa un interval de timp nedeterminat dacă pe **S** sau pe **R** se aplică un impuls de lățime mai mică decât cea minimă, notată $t_{pw(min)}$. Circuitul poate fi scos categoric din starea metastabilă numai prin aplicarea pe **S** sau pe **R** a unui impuls de o lățime egală sau mai mare ca lățimea minimă.

6.2.2 Circuite latch

Un circuit latch **S'-R'** (citește “non **S** - non **R**”), cu intrările *set* și *reset* active în LOW, se poate construi cu porți **NAND**, ca în fig. 6-7(a). În familiile de circuite logice TTL și CMOS, circuitele latch **S'-R'** sunt utilizate mai frecvent decât cele **S-R** deoarece porțile **NAND** sunt preferate porților **NOR**.

Așa cum arată și tabelul funcției din fig. 6-7(b), funcționarea unui circuit latch **S'-R'** este asemănătoare cu cea a circuitului **S-R**, dar cu două diferențe majore. În primul rând, **S'** și **R'** sunt active în LOW, deci circuitul reține în memorie starea sa anterioară când **S' = R' = 1**; intrările active în LOW sunt indicate clar în simbolul din (c). În al doilea rând, când **S'** și **R'** se confirmă simultan, ambele ieșiri ale circuitului trec în 1, nu în 0, ca la circuitul **S-R**. Cu excepția acestor deosebiri, circuitul **S'-R'** funcționează la fel ca **S'-R'**, inclusiv în ceea ce privește problemele de temporizare și de metastabilitate.




Figura 6-7 Circuit latch **S'-R'**: (a) schema cu porți **NAND** a circuitului; (b) tabelul funcției; (c) tabelul logic

6.2.3 Circuit latch **S-R** cu intrare de activare

Circuitele latch **S'-R'** sunt permanent sensibile la variațiile intrărilor **S** și **R**. Dar ele se pot modifica ușor astfel încât să prezinte această sensibilitate numai atunci când este confirmată o intrare de activare **C**. În fig. 6-8 observați un circuit latch **S-R** cu intrare de activare. Așa cum arată tabelul funcției, circuitul se comportă ca un latch **S-R** când **C = 1** și își păstrează starea anterioară când **C = 0**. Comportarea acestui circuit la aplicarea unui set tipic de semnale de intrare este ilustrată în fig. 6-9. Dacă atât **S**, cât și **R** sunt 1 atunci când **C** trece din 1 în 0, circuitul se comportă ca un latch **S-R** la care **S** și **R** se neagă simultan, adică starea următoare este imprevizibilă și ieșirea poate deveni metastabilă.




Figura 6-8 Circuit latch S-R cu intrare de activare: (a) schema cu porți NAND a circuitului; (b) tabelul funcției; (c) simbolul logic




Figura 6-9 Funcționarea tipică a unui circuit latch S-R cu intrare de activare

6.2.4 Circuit latch D

Circuitele latch **S-R** se întrebuițează în aplicații de comandă, unde se pune frecvent problema activării unui indicator (*flag*) ca răspuns la apariția anumitor condiții și a dezactivării acestuia atunci când condițiile încetează să existe. Deci comandăm intrările *set* și *reset* oarecum independent. Dar uneori avem nevoie de circuite latch pentru simpla stocare a unor biți de informație, fiecare bit parvenindu-ne pe câte o linie de semnal și trebuind să fie stocat undeva. În asemenea aplicații se poate folosi un *circuit latch D*.

Figura 6-10 prezintă un circuit latch **D**. Schema lui logică este ușor de recunoscut deoarece este cea a unui latch **S-R** cu intrare de activare la care se adaugă un inversor, pentru a genera intrările **S** și **R** dintr-un semnal de intrare unic, **D** (de date). În acest mod se elimină situațiile supărătoare ce caracterizează circuitele latch **S-R**, când **S** și **R** pot fi confirmate simultan. Intrarea de comandă a unui latch **D**, notată cu **C** în (c), mai este denumită uneori **ENABLE**, **CLK** sau **G**, iar în unele scheme de latch **D** este activă în **LOW**.

Un exemplu de comportare funcțională a circuitului latch **D** este prezentat în fig. 6-11. Când intrarea **C** este confirmată, ieșirea **Q** urmărește intrarea **D**. În acest caz, se spune despre latch că este “deschis”, iar calea dintre intrarea **D** și ieșirea **Q** este “transparentă”, motiv pentru care circuitul este numit deseori *latch transparent*. Când intrarea **C** este negată, circuitul se “închide”; ieșirea **Q**

păstrează ultima sa valoare și nu mai variază ca răspuns la **D**, atâta timp cât **C** rămâne negată.




Figura 6-10 Circuit latch D: (a) schema cu porți NAND a circuitului; (b) tabelul funcției; (c) simbolul logic




Figura 6-11 Comportarea funcțională a circuitului latch D cu diferite semnale de intrare

În fig. 6-12 este prezentată mai detaliat comportarea în timp a circuitului latch **D**. Apar patru parametri temporali diferiți, aferenți semnalelor ce se propagă de la intrările **C** sau **D** la ieșirea **Q**. De exemplu, în cazul tranzițiilor 1 și 4, circuitul este “închis” inițial, iar intrarea **D** este opusă față de ieșirea **Q**, deci atunci când **C** trece în 1, circuitul se “deschide” și ieșirea 0 se modifică după un interval de timp t_{pLHCCQ} sau $t_{pHL(CQ)}$. În cazul tranzițiilor 2 și 3, intrarea **C** este deja 1 și circuitul este deja deschis, deci **Q** urmărește în mod transparent variațiile intrării **D**, cu întârzierile $t_{pHL(DQ)}$ și $t_{pLH(DQ)}$. Alți patru parametri, care nu apar aici, precizează decalajele temporale aferente ieșirii **QN**.

Deși circuitele latch **D** elimină problema ce apare la cele de tip **S-R** când **S** = **R** = 1, ele nu elimină și problema metastabilității. Așa cum se vede în fig. 6-12, există o fereastră de timp (hașurată) în zona frontului descendent al lui **C**, în care intrarea **D** nu trebuie să se modifice. Fereastra începe cu un interval de timp t_{setup} înainte de frontul descendent al lui **C**; t_{setup} , se numește *țimp de pregătire (setup time)*. Fereastra se termină după un interval de timp t_{hold} după frontul descendent; t_{hold} se numește *țimp de menținere (hold time)*. Dacă **D** se modifică în orice moment al ferestrei, în timpul de pregătire și în cel de menținere, ieșirea circuitului latch devine imprevizibilă și poate intra în metastabilitate, ca în cazul ultimului front descendent din desen.




Figura 6-12 Parametri temporali ce caracterizează un circuit latch D

6.2.5 CBB de tip D, activ pe front

Un CBB de tip D, activ pe frontul pozitiv este format dintr-o pereche de circuite latch D, ca în fig. 6-13, iar circuitul astfel obținut explorează intrarea D și își modifică ieșirile Q și QN numai pe frontul ascendent al unui semnal de comandă CLK. Primul circuit latch este denumit *master (stăpân)*; este deschis și urmărește intrarea când CLK este 0. Când CLK trece în 1, circuitul master se închide și ieșirea lui este transferată celui de-al doilea circuit latch, numit *slave (sclav)*. Circuitul slave este deschis atâta timp cât CLK este 1, dar își modifică starea numai la începutul acestui interval, deoarece atunci circuitul master este închis și nu își mai modifică starea în restul intervalului.




Figura 6-13 CBB de tip D activ pe frontul pozitiv: (a) schema cu circuite latch D; (b) tabelul funcției; (c) simbolul logic

Triunghiul de la intrarea CLK a CBB de tip D indică modul în care se comportă circuitul - activ pe fronturi - și se numește *indicator al intrării dinamice*. În fig. 6-14 sunt prezentate câteva exemple de comportare funcțională a CBB pentru câteva tranziții de intrare. Semnalul QM este semnalul de ieșire al circuitului latch master. Observați că acest semnal se modifică numai când CLK este 0. Când CLK trece în 1, valoarea de curent corespunzătoare lui QM este transferată în Q, QM fiind împiedicat să se modifice până când CLK trece din nou în 0.

Figura 6-15 prezintă mai detaliat comportarea în timp a CBB de tip **D**. Toți timpii de propagare se măsoară de la frontul ascendent al semnalului **CLK**, deoarece acesta este singurul eveniment care produce modificarea ieșirilor. Valorile timpilor de propagare pot fi diferite pentru tranzițiile de ieșire **LOW-HIGH** și **HIGH-LOW**.




Figura 6-14 Comportarea funcțională a unui CBB de tip **D**, activ pe frontul pozitiv

Asemenea unui circuit latch **D**, CBB de tip **D**, activ pe fronturi este caracterizat de o fereastră temporală de pregătire și menținere, interval în care intrarea **D** nu trebuie să se modifice. Fereastra se află în zona frontului de activare al semnalului **CLK**, iar în fig. 6-15 este evidențiată prin hașuri. Dacă timpii de pregătire și de menținere nu sunt respectați, ieșirea CBB va trece într-o stare stabilă, 0 sau 1, dar imprevizibilă. Însă în unele cazuri ieșirea va oscila sau va intra în starea metastabilă de la jumătatea distanței dintre 0 și 1, așa cum este exemplificat pe desen pentru penultimul impuls de tact. Când CBB intră în starea metastabilă, el va reveni într-o stare stabilă numai după un interval de timp determinat probabilistic. El mai poate fi adus într-o stare stabilă prin aplicarea unui alt front de activare al semnalului de tact, pentru care intrarea **D** respectă timpii de pregătire și de menținere impuși, ca în cazul ultimului impuls de tact din figură.




Figura 6-15 Comportarea temporală a unui CBB de tip **D**, activ pe frontul pozitiv

Un CBB de tip **D**, activ pe frontul negativ are doar intrarea de tact inversată, astfel că toate fenomenele descrise mai sus sunt activate de frontul descendent al semnalului **CLK_L**; prin convenție, activarea pe frontul descendent este considerată de nivel activ LOW. Tabelul funcției și simbolul logic pentru acest tip de CBB sunt cele din fig. 6-16.




Figura 6-16 CBB de tip **D**, activ pe frontul negativ: (a) schema cu circuite latch **D**: (b) tabelul funcției: (c) simbolul logic

Unele CBB de tip **D** au intrări asincrone, care pot fi folosite pentru a trece forțat circuitul într-o anumită stare, independent de intrările **CLK** și **D**. Aceste intrări, denumite uzual **PR** (*preset*- prefixare) și **CLR** (*clear* - ștergere), se comportă ca intrările *set* și *reset* ale unui circuit latch **S-R**. Simbolul logic și circuitul **NAND** cu porți aferente unui CBB de tip **D**, activ pe fronturi, prevăzut cu aceste intrări sunt prezentate în fig. 6-17. Unii proiectanți de circuite logice folosesc intrările asincrone pentru realizarea unor funcții secvențiale dificile, însă este de preferat ca aceste intrări să fie păstrate pentru inițializare și testare, pentru a aduce forțat un circuit secvențial într-o stare inițială cunoscută.




Figura 6-17 CBB de tip **D**, activ pe frontul pozitiv, cu intrări de prefixare și ștergere: (a) simbolul logic: (b) schema cu porți **NAND**

6.2.6 CBB de tip **D**, activ pe front și cu intrare de activare

Una dintre funcțiile cerute, de obicei, la CBB de tip **D** este capacitatea de păstrare a ultimei valori stocate, fără a trece la o nouă valoare pe frontul de tact. Acest lucru se realizează prin adăugarea unei intrări de activare (*enable*), notată

cu **EN** sau **CE** (*clock enable - activarea tactului*). Denumirea “activarea tactului” este sugestivă, însă funcția intrării suplimentare nu se obține prin vreo comandă a semnalului de tact. În realitate, așa cum arată figura 6-18(a), un multiplexor cu două intrări comandă valoarea ce se aplică la intrarea CBB de tip **D** din interior. Dacă **EN** este confirmat, se selectează semnalul extern de intrare **D**; dacă **EN** este negat, se folosește ieșirea curentă a CBB. Tabelul funcției rezultate este cel din (b). Simbolul CBB se vede în (c); la unele CBB, intrarea de activare este activă în LOW, fiind reprezentată cu un cerculeț inversor.




Figura 6-18 CBB de tip D, activ pe frontul pozitiv, cu intrare de activare: (a) schema circuitului; (b) tabelul funcției; (c) simbolul logic

6.2.7 CBB de explorare

O funcție importantă pentru testarea dispozitivelor ASIC este așa-numita *capacitate de explorare*. Se urmărește posibilitatea de a se comanda intrarea **D** a CBB cu o altă sursă de date, la testarea dispozitivului. Când toate CBB lucrează în modul de testare, o schemă de testare poate fi “preluată prin scanare” de către ASIC prin intermediul intrărilor alternative de date de la CBB. După încărcarea schemei de testare în ASIC, CBB revin în modul de lucru “normal”, toate fiind comandate de semnalul de tact, ca de obicei. După unul sau mai multe impulsuri de tact, CBB trec din nou în modul de testare, iar rezultatele testării sunt explorate din nou și furnizate la exterior.

În fig. 6-19(a) apare schema unui CBB cu capacitate de explorare tipic. Nu este nimic altceva decât un CBB de tip **D** cu un multiplexor cu două intrări conectat la intrarea **D**. Când intrarea **TE** (*test enable - activarea testării*) este negată, circuitul se comportă ca un CBB de tip **D** obișnuit. Când **TE** este confirmată, ea nu mai culege date de la **D**, ci de la **TI** (*test input - intrarea de testare*). Această comportare funcțională este descrisă în (b), iar simbolul dispozitivului este reprodus în (c).




Figura 6-19 CBB de tip D, activ pe frontul pozitiv, cu capacitate de explorare: (a) schema circuitului; (b) tabelul funcției; (c) simbolul logic

Intrările suplimentare servesc la conectarea într-un *lanț de explorare* a tuturor CBB dintr-un ASIC, pentru efectuarea testării. În fig. 6-20 este dat un exemplu simplu de lanț de explorare cu patru CBB. Intrările **TE** ale tuturor CBB sunt conectate la o intrare **TE** generală, iar ieșirea 0 a fiecărui CBB este conectată în serie la intrarea **TI** a altuia. Conexiunile **TI**, **TE** și **TO** (test output - ieșire de testare) sunt destinate exclusiv testării; restul schemei logice, conectată la intrările **D** și ieșirile **Q** și care realizează funcția de bază a circuitului, nu apare în desen.




Figura 6-20 Lanț de explorare cu 4 CBB

Pentru testarea circuitului, inclusiv a schemei logice de bază, intrarea generală **TE** este confirmată pe durata a n impulsuri de tact, timp în care la intrarea **TE** generală se aplică n biți din vectorul de testare, care sunt explorați (preluați) de cele n CBB; în fig. 6-20, $n = 4$. Apoi **TE** este negată și circuitul este lăsat să funcționeze pe o durată de unul sau mai multe impulsuri de tact. Noua stare a circuitului, reprezentată de noile valori ale celor n CBB, poate fi observată (explorată) la **TO** confirmând **TE** pentru un timp de încă n impulsuri de tact. Pentru ca procesul de testare să fie mai eficient, la intrare poate fi explorat un alt vector de testare în același timp în care rezultatul precedent este explorat la ieșire.

Există mai multe tipuri diferite de CBB de explorare, corespunzând diferitelor tipuri de funcții de bază ale CBB. De exemplu, CBB de tip **D** cu

intrare de activare din fig. 6-18 poate fi prevăzut cu capacitatea de explorare prin înlocuirea multiplexorului intern cu două intrări cu un multiplexor cu 3 intrări. La fiecare impuls de tact, CBB preia unul dintre semnalele **D**, **TI** sau starea sa curentă, în funcție de valorile intrărilor **EN** și **TE**. Și alte tipuri de CBB, ca **J-K** și **T**, pe care le vom prezenta în continuare, pot fi prevăzute cu capacitate de explorare.

6.2.8 CBB de tip S-R master/slave

Am discutat mai devreme despre utilitatea circuitelor latch **S-R** în aplicațiile de “comandă”, când este posibil să existe condiții independente pentru fixarea (*set*) și ștergerea (*reset*) unui bit de comandă. Dacă se presupune că bitul de comandă trebuie să se modifice numai la anumite momente de timp, determinate de un semnal de tact, atunci avem nevoie de un CBB de tip **S-R** care, întocmai ca unul de tip **D**, își modifică ieșirile numai pe anumite fronturi ale semnalului de tact.

Dacă, în CBB de tip **D**, activ pe frontul negativ, din fig. 6-16, înlocuim circuitele latch de tip **S-R** cu unele de tip **D**, obținem CBB de tip **S-R master/slave** din fig. 6-21. Ca și un CBB de tip **D**, cel de tipul **S-R** își modifică ieșirile numai pe frontul descendent al unui semnal de comandă, **C**. Noua valoare de ieșire depinde însă de valoarea de intrare nu numai în intervalul frontului descendent, ci în întregul interval ce precede frontul descendent și în care **C** este 1. Așa cum se vede în fig. 6-22, un impuls îngust, aplicat pe **S** în orice moment din acest interval fixează circuitul latch master la o anumită valoare; similar, un impuls pe **R** îl readuce în starea inițială. Valoarea transferată la ieșirea CBB pe frontul descendent al semnalului **C** depinde de acțiunea precedentă asupra circuitului latch master - *set* sau *reset* - în intervalul cât **C** a fost 1.

Simbolul logic al CBB de tip **S-R master/slave**, din fig. 6-21, nu este prevăzut cu un indicator al intrării dinamice, deoarece CBB nu este, de fapt, activ pe fronturi. El se aseamănă mai mult cu un circuit latch ce urmărește intrarea în întregul interval în care **C** este 1, însă ieșirea lui se modifică astfel încât să reflecte valoarea finală păstrată numai când **C** trece în 0. Pe simbol, un *indicator de întârziere a ieșirii* arată că semnalul de ieșire nu se modifică înainte de a se nega intrarea de activare, **C**. CBB care se comportă în acest mod sunt numite uneori *CBB active la impuls*.

Funcționarea unui CBB de tip **S-R master/slave** este imprevizibilă dacă atât **S**, cât și **R** se confirmă pe frontul descendent al lui **C**. În acest caz, ambele ieșiri, **Q** și **QN**, ale circuitului latch master sunt 1 chiar în fața frontului descendent. Când **C** trece în 0, ieșirile circuitului latch master se modifică imprevizibil, putând deveni chiar metastabile.




Figura 6-21 CBB de tip S-R master/slave: (a) schema cu circuite latch S-R; (b) tabelul funcției; (c) simbolul logic




Figura 6-22 Comportarea internă și funcțională a unui CBB de tip S-R master/slave

6.2.9 CBB de tip J-K master/slave




Figura 6-23 CBB de tip J-K master/slave: (a) schema cu circuite latch S-R; (b) tabelul funcției; (c) simbolul logic

Soluționarea situației când **S** și **R** sunt confirmate simultan este oferită de *CBB de tip J-K master/slave*. Ințrările **J** și **K** sunt analoge cu **S** și **R**. Deosebirea este că, așa cum arată fig. 6-23, confirmarea intrării **J** duce la confirmarea intrării **S** a circuitului master numai dacă ieșirea **QN** curentă a CBB este 1 (deci **Q** = 0), iar confirmarea intrării **K** duce la confirmarea intrării **R** a circuitului master numai dacă ieșirea **Q** curentă este 1. Astfel, dacă **J** și **K** se confirmă simultan, CBB trece în starea opusă stării sale curente.

Figura 6-24 prezintă comportarea funcțională a unui CBB de tip **J-K** master/slave pentru un set de intrări tipic. Remarcați că nu este necesar ca intrările **J** și **K** să fie confirmate la sfârșitul impulsului de activare pentru ca ieșirea CBB să se modifice la acel moment. De fapt, din cauza interconstrucției intrărilor **S** și **R** ale circuitului latch master, este posibil ca ieșirea CBB să treacă în 1 chiar dacă nu **J**, ci **K** este intrarea confirmată la sfârșitul impulsului de activare. Acest comportament, denumit *capcană de 1*, este ilustrat de penultimul impuls de activare din desen. Un comportament analog, numit *capcană de 0*, este ilustrat de ultimul impuls de activare. Datorită modului de funcționare descris, intrările **J** și **K** ale unui CBB de tip **J-K** master/slave trebuie să păstreze valori acceptate în întregul interval în care **C** este 1.

6.2.10 CBB de tip J-K, activ pe front

Problema capcanei de 1 și de 0 este rezolvată la CBB de tip **J-K**, activ pe front, al cărui echivalent funcțional apare în fig. 6-25. Având în interior un CBB de tip **D**, activ pe front, CBB de tip **J-K**, activ pe front explorează intrările pe frontul ascendent al semnalului de tact și generează valoarea de ieșire următoare conform "ecuației caracteristice" $Q^* = J \cdot Q' + K' \cdot Q$.

În fig. 6-26 este prezentată comportarea funcțională tipică unui CBB de tip **J-K**, activ pe front. Asemenea intrării **D** a unui CBB de tip **D**, activ pe front, în vederea unei funcționări corecte, intrările **J** și **K** ale unui CBB de tip **J-K** trebuie să respecte valorile date de producător pentru timpii de pregătire și de menținere, având ca referință frontul de activare al semnalului de tact.




Figura 6-24 Comportarea internă și funcțională a unui CBB de tip J-K master/slave




Figura 6-25 CBB de tip J-K, activ pe front: (a) schema echivalentă, cu un CBB de tip D, activ pe front; (b) tabelul funcției; (c) simbolul logic




Figura 6-26 Comportarea funcțională a unui CBB de tip J-K, activ pe front

Deoarece CBB de tip **J-K**, active pe front elimină problema capcanelor de 1 și 0 și pe cea a confirmării simultane a ambelor intrări de comandă, ele au scos din competiție, în mare măsură, tipurile mai vechi active pe front. *74x109* este un CBB de tip **J-K'**, activ pe front, din familia TTL, cu intrarea **K** activă în LOW (și denumită **K'** sau **K_L**).

Cea mai răspândită aplicație a CBB de tip **J-K** o constituie automatele de stări sincronizate cu semnal de tact. Funcția logică prin care se obține starea următoare a unui CBB de tip **J-K** este uneori mai simplă decât cea pentru CBB de tip **D**. Totuși, majoritatea automatelor de stări se proiectează tot cu CBB de tip **D**, deoarece metodologia de proiectare este ceva mai simplă și pentru că majoritatea dispozitivelor cu logică secvențială programabilă conțin CBB de tip **D**, nu **J-K**. Prin urmare, vom acorda mai multă atenție circuitelor bistabile de tip **D**.

6.2.11 CBB de tip T

CBB de tip T (de la *toggle* = circuit bistabil) își schimbă starea la fiecare impuls de tact. Figura 6-27 prezintă simbolul și ilustrează comportarea unui CBB de tip **T**, activ pe frontul pozitiv. Remarcați că semnalul de la ieșirea **Q** a CBB are o frecvență egală exact cu jumătate din frecvența semnalului de intrare, **T**. În fig. 6-28 vedeți cum se obține un CBB de tip **T** dintr-unul de tip **D** sau **J-K**. Bistabilele de tip **T** sunt folosite cu precădere la numărătoare și divizoare de frecvență.

În numeroase aplicații ale CBB de tip **T**, circuitul nu trebuie să basculeze la fiecare impuls de tact. În asemenea aplicații se pot folosi *CBB de tip T cu intrare de activare*. Așa cum se vede în fig. 6-29, CBB își schimbă starea pe frontul semnalului de tact numai dacă semnalul de activare **EN** este confirmat. Ca și intrările **D**, **J** și **K** de la celelalte CBB active pe front, intrarea **EN** trebuie să respecte valorile timpilor de pregătire și menținere, a căror referință este frontul de activare al semnalului de tact. În fig. 6-30 apar circuitele din fig. 6-28, ușor modificate, prevăzute cu o intrare **EN**.




Figura 6-27 CBB de tip T, activ pe frontul pozitiv: (a) simbolul logic; (b) comportarea funcțională




Figura 6-28 Configurații de circuit posibile pentru un CBB de tip T: (a) cu CBB de tip D; (b) cu CBB de tip J-K




Figura 6-29 CBB de tip T, activ pe frontul pozitiv, cu intrare de activare: (a) simbolul logic; (b) comportarea funcțională




Figura 6-30 Scheme posibile pentru un CBB de tip T cu intrare de activare: (a) cu CBB de tip D; (b) cu CBB de tip J-K

7. Circuite logice secvențiale – numărătoare, registre de deplasare, circuite iterative

7.1 Numărătoare

Denumirea *numărător* este utilizată, în general, pentru orice circuit secvențial sincron a cărui diagramă de stări conține un singur ciclu, ca aceea din fig. 7-1. Numărul de stări din ciclul unui numărător se numește *modulo*. Un numărător cu m stări este numit adesea *numărător modulo m* sau, uneori, *numărător divizor cu m* . Un numărător modulo un număr diferit de puterile lui 2 prezintă stări suplimentare care nu sunt folosite în funcționare normală.




Figura 7-1 Structura generală a diagramei de stări a unui numărător – un singur ciclu

Tipul de numărător cel mai mult utilizat este, probabil, *numărătorul binar de n biți*. Un astfel de numărător are n CBB și 2^n stări, care sunt parcurse în ordinea $0, 1, 2, \dots, 2^n - 1, 0, 1, \dots$. Codul fiecărei stări corespunde întregului binar respectiv, de n biți.

7.1.1 Numărătoare pieptene

Un numărător binar de n biți se poate construi cu doar n CBB și nici un fel de alte componente, pentru orice valoare n . În fig. 7-2 este prezentat un asemenea numărător cu $n=4$. Un CBB de tip **T** își schimbă starea (basculează) pe fiecare front ascendent al semnalului de tact de la intrarea sa. Deci fiecare bit al numărătorului trece în valoarea opusă dacă și numai dacă bitul imediat precedent trece din 1 în 0. Aceasta corespunde succesiunii normale de numărare

în binar, trecerea unui anumit bit din 1 în 0 generând un transport către următorul bit mai semnificativ. Numărătorul se numește *numărător pieptene* deoarece informația de transport „unduește” de la biții cei mai puțin semnificativi către biții mai semnificativi, câte un bit o dată.




Figura 7-2 Numărător binar pieptene de 4 biți

7.1.2 Numărătoare sincrone

La un numărător pieptene sunt necesare mai puține componente decât la orice alt tip de numărător binar, însă prețul plătit pentru aceasta este viteza mai scăzută decât a oricărui alt tip de numărător binar. În cazul cel mai defavorabil, când bitul cel mai semnificativ este cel ce trebuie să se modifice, ieșirea nu devine validă decât după un timp $n \cdot t_{TQ}$ după apariția frontului ascendent al semnalului **CLK**, unde t_{TQ} este timpul de propagare de la intrarea la ieșirea unui CBB de tip **T**.

La un *numărător sincron*, intrările de tact ale tuturor CBB sunt conectate la același semnal **CLK**, astfel că ieșirile tuturor CBB se modifică simultan, după un interval de timp de numai t_{TQ} ns. Așa cum se vede în fig. 7-3, în acest scop este necesară utilizarea unor CBB de tip **T** cu intrări de activare; ieșirea basculează pe frontul ascendent al semnalului **T** dacă și numai dacă **EN** este confirmat. Schema logică combinațională de la intrările **EN** impune care dintre CBB basculează pe fiecare front ascendent al lui **T**.

Așa cum arată fig. 7-3, se poate prevedea și un semnal de control al activării, **CNTEN**. Fiecare CBB de tip **T** basculează dacă și numai dacă semnalul **CNTEN** este confirmat și toți biții de ordine inferioare ai numărătorului sunt 1. Ca și în cazul numărătorului binar pieptene, un numărător binar sincron de n biți se poate construi folosind o anumită schemă logică pentru

fiecare bit, în cazul de față - un CBB de tip **T** cu intrare de activare și o poartă **AND** cu două intrări.




Figura 7-3 Numărător sincron binar de 4 biți cu circuit logic de activare serie

Structura de numărător din fig. 7-3 este denumită uneori *numărător sincron serie*, deoarece semnalele combinaționale de activare se propagă serial de la biții cei mai puțin semnificativi către cei mai semnificativi. Dacă perioada de tact este prea scurtă, este posibil ca timpul de propagare de la LSB la MSB ai număratorului să nu fie suficient. Problema aceasta este eliminată în fig. 7-4 prin comandarea fiecărei intrări **EN** cu o poartă **AND** folosită numai în acest scop, rezultând o schemă logică cu un singur nivel. Am obținut astfel un *numărător sincron paralel* - cea mai rapidă structură de numărător binar.




Figura 7-4 Numărător sincron binar de 4 biți cu circuit logic de activare paralel

7.1.3 Numărătoare MSI și aplicații ale lor

Cel mai utilizat numărător MSI este *74x163*, un numărător binar sincron de 4 biți, cu intrări de încărcare și de ștergere active în LOW, având simbolul logic tradițional din fig. 7-5. Funcționarea sa este sistematizată în tabelul de stări din tabelul 7-1, iar schema sa logică internă este cea din fig. 7-6.




Figura 7-5 Simbolul logic tradițional al numărătorului 74x163

În interiorul unui ‘163, CBB utilizate sunt de tip **D**, nu **T**, pentru ca funcțiile de încărcare și de ștergere să se realizeze mai ușor. Fiecare intrare **D** este comandată de un multiplexor cu două intrări, format dintr-o poartă **OR** și două porți **AND**. Ieșirea multiplexorului este 0 dacă semnalul de intrare **CLR_L** este confirmat. În caz contrar, poarta **AND** din partea de sus lasă să treacă semnalul de date de intrare (**A**, **B**, **C** sau **D**) către ieșire, dacă este confirmat semnalul de intrare **LD_L**. Dacă nici unul dintre semnalele **CLR_L** și **LD_L** nu este confirmat, poarta **AND** din partea de jos transmite la ieșirea multiplexorului semnalul de la ieșirea unei porți **XNOR**.

La ‘163, funcția de numărare este realizată de porțile **XNOR**. Una dintre intrările unei porți **XNOR** corespunde bitului numărat (**QA**, **QB**, **OC** sau **QD**); cealaltă intrare este 1, complementând bitul numărat dacă și numai dacă ambele semnale de activare, **ENP** și **ENT**, sunt confirmate, iar toți biții de numărare de ordine inferioare sunt 1. Semnalul **RCO** („ripple carry out” - transport pieptene către exterior) indică un transport din poziția bitului celui mai semnificativ și este 1 când toți biții de numărare sunt 1, iar **ENT** este confirmat.

Deși majoritatea numărătoarelor MSI sunt prevăzute cu intrări de activare, ele se utilizează frecvent în mod *asincron*, caz în care sunt activate continuu. În fig. 7-7 se arată conexiunile necesare pentru ca un ‘163 să funcționeze în acest mod, iar în fig. 7-8 se văd formele de undă obținute. Observați că, începând cu **QA**, frecvența fiecărui semnal este egală cu jumătate din frecvența semnalului precedent. Astfel, un ‘163 asincron poate fi folosit ca numărător divizor cu 2, cu 4, cu 8 și cu 16, dacă se ignoră în mod adecvat biții de ieșire de ordine superioară.

Tabel 7-1 Tabelul de stări pentru un numărător binar de 4 biți 74x163

Intrări				Starea curentă				Starea următoare			
CLR_L	LD_L	ENT	ENP	QD	QC	QB	QA	QD*	QC*	QB*	QA*
0	x	x	x	x	x	x	x	0	0	0	0
1	0	x	x	x	x	x	x	D	C	B	A
1	1	0	x	x	x	x	x	QD	QC	QB	QA
1	1	x	0	x	x	x	x	QD	QC	QB	QA
1	1	1	1	0	0	0	0	0	0	0	1
1	1	1	1	0	0	0	1	0	0	1	0
1	1	1	1	0	0	1	0	0	0	1	1
1	1	1	1	0	0	1	1	0	1	0	0
1	1	1	1	0	1	0	0	0	1	0	1
1	1	1	1	0	1	0	1	0	1	1	0
1	1	1	1	0	1	1	0	0	1	1	1
1	1	1	1	0	1	1	1	1	0	0	0
1	1	1	1	1	0	0	0	1	0	0	1
1	1	1	1	1	0	0	1	1	0	1	0
1	1	1	1	1	0	1	0	1	0	1	1
1	1	1	1	1	0	1	1	1	1	0	0
1	1	1	1	1	1	0	0	1	1	0	1
1	1	1	1	1	1	0	1	1	1	1	0
1	1	1	1	1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1	0	0	0	0

Circuitul '163 este integral sincron; cu alte cuvinte, ieșirile lui se modifică numai pe frontul ascendent al semnalului **CLK**. În unele aplicații este necesară o funcție de ștergere asincronă, așa cum este prevăzută la 74x161. '161 are aceeași repartizare a semnalelor la pini ca și '163, dar intrarea sa **CLR_L** este conectată la intrările asincrone de ștergere ale CBB din interior.




Figura 7-6 Schema logică a numărătorului binar sincron de 4 biți 74x163, inclusiv numerotarea pinilor la capsula standard „dual in line” cu 16 pini




Figura 7-7 Conexiuni la un 74x163 pentru funcționare în mod asincron




Figura 7-8 Formele de undă de tact și de ieșire la un numărator asincron divizor cu 16

74x160 și *74x162* sunt alte variante, cu aceeași repartizare a semnalelor la pini și aceleași funcții generale ca și '161 și '163, însă succesiunea de numărare este modificată astfel încât să se treacă în starea 0 după starea 9. Prin urmare, aceste numărătoare sunt modulo 10, fiind denumite uneori *numărătoare decadice*. În fig. 7-9 sunt prezentate formele de undă de ieșire la un '160 sau '162 asincron. Deși semnalele de ieșire **QD** și **QC** au frecvența egală cu o zecime din cea a semnalului **CLK**, factorul lor de comandă nu este de 50%, iar semnalul **QC**, cu frecvența egală cu o cincime din cea de intrare, nu are factorul de comandă constant.




Figura 7-9 Formele de undă de tact și de ieșire la un numărător asincron divizor cu 10

Cu toate că '163 este un numărător modulo 16, el poate fi conectat astfel încât să funcționeze ca numărător modulo un număr mai mic ca 16 folosindu-se semnalele de intrare **CLR_L** sau **LD_L** pentru a scurta succesiunea de numărare normală. Ca exemplu, în fig. 7-10 se prezintă o modalitate de utilizare a unui '163 ca numărător modulo 11. Ieșirea **RCO**, care sesizează starea 15, este folosită pentru a impune starea următoare 5, deci circuitul va număra de la 5 la 15 și apoi va reîncepe să numere de la 5, numărul total al stărilor dintr-un ciclu de numărare fiind 11.




Figura 7-10 Utilizarea unui 74x163 ca numărător modulo 11, cu succesiunea de numărare 5, 6, ..., 15, 5, 6,

Un alt mod de numărare modulo 11 cu un '163 este cel din fig. 7-11. Acest circuit folosește o poartă **NAND** pentru a sesiza starea 10, impunând 0 ca stare următoare. Remarcați că pentru sesizarea stării 10 (1010 în binar) se folosește o singură poartă cu două intrări. Deși, în mod normal, pentru sesizarea condiției $CNT10 = 03 \cdot 02' \cdot 01 \cdot 00'$ ar trebui utilizată o poartă cu 4 intrări, cea cu două intrări se folosește de faptul că, în succesiunea normală de numărare

de la 0 la 10, nici o altă stare nu are $Q3 = 1$ și $Q1 = 1$. În general, pentru a sesiza starea N a unui numărator binar ce numără de la 0 la N, trebuie să combinăm prin **AND** numai biții de stare care au valoarea 1 în codarea lui N în binar.




Figura 7-11 Utilizarea unui 74x163 ca numărator modulo 11, cu succesiunea de numărare 0, 1, 2, ..., 10, 0, 1,

Există și alte modalități de a construi un numărator modulo 11 cu '163. Alegerea schemei - una dintre cele prezentate sau o combinație a lor - depinde de cerințele aplicației.

Un numărator binar modulo un număr mai mare ca 16 se construiește prin conectarea în cascadă a mai multor 74x163. În fig. 7-12 sunt prezentate conexiunile generale ale unui asemenea numărator. Intrările **CLK**, **CLR_L** și **LD_L** ale tuturor dispozitivelor '163 sunt conectate în paralel, astfel că toate numără sau se șterg sau se încarcă simultan. Un semnal de control al activării numărării (**CNTEN**) este conectat la dispozitivul '163 de ordin inferior. Ieșirea **RCO₄** se confirmă dacă și numai dacă dispozitivul '163 de ordin inferior este în starea 15 și **CNTEN** este confirmat; **RCO₄** este conectată la intrările de activare ale dispozitivului '163 de ordin superior. În acest mod, atât informațiile de transport, cât și semnalul de control al activării numărării sunt conectate în stil „pieptene” între ieșirea unui etaj de numărare de 4 biți și etajul următor. Ca și la număratorul serial sincron din fig. 7-3, schema de față poate fi extinsă astfel încât să se construiască numărătoare cu orice număr de biți; viteza maximă de numărare este limitată de timpul de propagare al semnalului de transport pieptene prin toate etajele.




Figura 7-12 Conectarea generală în cascadă a mai multor numărătoare 74x163

7.2 Registre de deplasare

7.2.1 Structura unui registru de deplasare

Un registru de deplasare este un registru de n biți cu posibilitatea de deplasare a datelor stocate în el cu câte o poziție de un bit la fiecare impuls de tact. În fig. 7-13 este prezentată structura unui registru de deplasare cu intrare și ieșire seriale. *Intrarea serie*, **SERIN**, indică un nou bit ce urmează a fi deplasat către o extremitate la fiecare impuls de tact. Acest bit apare la *ieșirea serie*, **SEROUT**, după n impulsuri de tact, iar la impulsul de tact $n + 1$ se pierde. Deci un registru de deplasare de n biți, cu intrare și ieșire seriale poate fi folosit pentru a întârzia un semnal cu n impulsuri de tact.

Un *registru de deplasare serie-paralel*, prezentat în fig. 7-14, are ieșiri pentru toți biții stocați, care pot fi preluați de alte circuite. Un astfel de registru de deplasare poate fi folosit la efectuarea *conversiei serie-paralel*.




Figura 7-13 Structura unui registru de deplasare serie-serie




Figura 7-14 Structura unui registru de deplasare serie-paralel

Invers, este posibil să construim un *registru de deplasare paralel-serie*. În fig. 7-15 vedeți structura generală a unui asemenea dispozitiv. La fiecare impuls de tact, registrul fie încarcă date noi de la intrările **1D** ... **ND**, fie își deplasează conținutul curent, în funcție de valoarea de la intrarea de comandă **LOAD/SHIFT** (pe care o putem numi **LOAD** sau **SHIFT_L**). În interior, dispozitivul folosește un multiplexor cu două intrări, conectat la intrarea D a fiecărui CBB, pentru a selecta unul dintre cele două cazuri. Un registru de deplasare *paralel-serie* poate utilizat la efectuarea *conversiei paralel-serie*.




Figura 7-15 Structura unui registru de deplasare paralel-serie

Dacă prevedem ieșiri pentru toți biții stocați de un registru de deplasare cu intrare paralel, obținem un *registru de deplasare paralel-paralel*, ca acela din fig. 7-16. Un asemenea dispozitiv este destul de general pentru a fi utilizat în oricare dintre aplicațiile registrelor de deplasare descrise mai sus.




Figura 7-16 Structura unui registru de deplasare paralel-paralel

7.2.2 Registre de deplasare MSI

Figura 7-17 prezintă simbolurile logice a trei registre de deplasare MSI de 8 biți, larg utilizate. *74x164* este un dispozitiv serie-paralel cu o intrare asincronă de ștergere (**CLR_ L**). El are două intrări seriale, combinate în interior prin **AND**. Aceasta înseamnă că atât **SERA**, cât și **SERB** trebuie să fie 1 pentru ca în primul bit al registrului să se introducă un 1.

74x166 este un registru de deplasare paralel-serie ce are, de asemenea, o intrare asincronă de ștergere. El efectuează deplasarea când **SH/LD** este 1, iar în caz contrar încarcă date noi. '166 are un circuit de tact mai puțin întâlnit, numit „circuit de tact cu porți”; el are două intrări de tact, conectate la CBB din interior ca în fig. 7-17 (c). Proiectanții dispozitivului '166 au dorit ca intrarea **CLK** să fie conectată la un semnal de tact asincron, iar **CLKINH** să fie confirmat când se dorește blocarea semnalului **CLK**, astfel ca la impulsul de tact următor să nu aibă loc nici deplasare, nici încărcare, iar conținutul curent al registrului să se păstreze. Însă, pentru ca dispozitivul să funcționeze în modul descris, trebuie ca semnalul **CLKINH** să se modifice numai când **CLK** este 1; în caz contrar, la CBB din interior apar fronturi nedorite ale semnalului de tact. O modalitate mai sigură de a obține o funcție de „menținere” se întâlnește la dispozitivele prezentate în continuare.

74x194 este un registru de deplasare MSI de 4 biți, bidirecțional, paralel-paralel. Schema sa logică apare în fig. 7-18. Registrele de deplasare studiate anterior sunt numite *registre de deplasare unidirecționale*, deoarece efectuează deplasarea într-un singur sens. '194 este un *registru de deplasare bidirecțional*, deoarece conținutul său poate fi deplasat în oricare dintre cele două sensuri, în funcție de o intrare de comandă. Cele două sensuri sunt denumite „la stânga” și „la dreapta”, dar nu este obligatoriu ca schema logică și simbolul logic să fie reprezentate orientate în acest mod. La un '194, la *stânga* înseamnă „în sensul dinspre **QD** spre **QA**”, iar la *dreapta* înseamnă „în sensul dinspre **QA** spre **QD**”. Schema logică și simbolul dispozitivului '194 prezentate aici se conformează denumirilor dacă le rotiți cu 90° în sensul acelor de ceasornic.




Figura 7-17 Simbolurile logice tradiționale ale unor registre de deplasare MSI: (a) registrul de deplasare de 8 biți, serie-paralel, 74x164; (b) registrul de deplasare de 8 biți, paralel-serie, 74x166; (c) circuitul echivalent pentru intrările de tact ale dispozitivului 74x166; (d) registrul de deplasare universal 74x194

Tabelul 7-2 este tabelul funcțiilor dispozitivului 74x194. Este un tabel foarte comprimat, deoarece nu apar coloanele aferente majorității intrărilor (**A ... D**, **RIN**, **LIN**) sau stărilor curente **QA ... QD**. Totuși, datorită faptului că valoarea din fiecare stare următoare este exprimată ca funcție de aceste variabile implicite, tabelul definește complet funcționarea dispozitivului '194 pentru toate cele 2^{12} combinații posibile stare curentă-intrare și, cu siguranță, este preferabil unui tabel cu 4096 de rânduri!

Tabel 7-2 Tabelul funcțiilor pentru registrul de deplasare universal 74x194

Funcția	Intrări		Starea următoare			
	S1	S0	QA*	QB*	QC*	QD*
Mentineră	0	0	QA	QB	QC	QD
Deplasare la dreapta	0	1	RIN	QA	QB	QC
Deplasare la stânga	1	0	QB	QC	QC	LIN
Încărcare	1	1	A	B	C	D




Figura 7-18 Schema logică a registrului de deplasare universal de 4 biți 74x194, inclusiv numerotarea pinilor la capsula standard „dual in line” cu 16 pini

Observați că intrarea **LIN** (*left-in* - intrare-stânga) a dispozitivului '194 este localizată, prin proiect, în partea „dinspre dreapta” a cipului, dar este intrarea serială pentru deplasare la stânga. Analog, **RIN** este intrarea serială pentru deplasare la dreapta.

'194 este denumit uneori registru de deplasare *universal*, deoarece poate fi făcut să funcționeze ca oricare dintre tipurile de registre de deplasare prezentate anterior (de ex.: unidirecțional, serie-paralel, paralel-serie).




Figura 7-19 Simbolul logic tradițional pentru 74x299

74x299 este un registru de deplasare universal de 8 biți, prezentat în capsule cu 20 de pini; simbolul și schema lui logică apar în fig. 7-19 și 7-20. Funcțiile și tabelul de funcții aferente unui '299 sunt similare celor ale unui '194, după cum se vede în tabelul 7-3. Pentru a face economie de pini, '299 utilizează, pentru intrare și ieșire, linii bidirecționale cu trei stări, cum se observă în schema logică. În timpul operațiilor de încărcare (**S1 S0** = 11), circuitele de comandă ale liniei cu trei stări sunt dezactivate, iar datele se încarcă prin pinii **AQA ... HQH**. În alte momente, prin aceiași pini se transmit biții stocați, dacă **G1_L** și **G2_L** sunt confirmate. Biții stocați la extremitățile din dreapta și din stânga sunt permanent accesibili la pinii separați, exclusiv de ieșire, **QA** și **QH**.

Tabel 7-3 Tabelul funcțiilor pentru registrul de deplasare universal de 8 biți 74x299

Funcția	Intrări		Starea următoare							
	S1	S0	QA*	QB*	QC*	QD*	QE*	QF*	QG*	QH*
Mentineră	0	0	QA	QB	QC	QD	QE	QF	QG	QH
Deplasare la dreapta	0	1	RIN	QA	QB	QC	QD	QE	QF	QG
Deplasare la stânga	1	0	QB	QC	QED	QD	QF	QG	QH	LIN
Încărcare	1	1	AQA	BQB	CQC	DQD	EQE	FQF	GQG	HQH




Figura 7-20 Schema logică a registrului de deplasare universal de 8 biți 74x299, inclusiv numerotarea pinilor la capsula standard „dual in line” cu 20 de pini

7.2.3 Cea mai mare aplicație cu registre de deplasare din lume

Aplicația cea mai răspândită a registrelor de deplasare este conversia datelor din format paralel în format serial, în vederea transmiterii sau a stocării lor, precum și readucerea prin conversie a datelor seriale în formatul paralel, în scopul prelucrării sau al afișării lor. Exemplul cel mai frecvent întâlnit de transmisie de date seriale, cu care aveți de-a face zilnic, este *telefonie digitală*.

Ani de-a rândul, companiile de telefonie au instalat echipamente digitale de comutație în centralele telefonice. Majoritatea aparatelor telefonice din locuințe sunt conectate analogic, printr-un cablu bifilar, la centrala telefonică.

Apoi, la intrarea în centrala telefonică, un convertor analogic-digital eșantionează semnalul digital de voce de 8000 de ori pe secundă (o dată la 125 μ s) și produce o succesiune corespunzătoare de 8000 de octeți, care reprezintă semnul și amplitudinea semnalului analogic în fiecare punct explorat. În continuare, vocea dumneavoastră se transmite digital, prin *canale seriale cu viteza de 64 Kbps*, în întreaga rețea de telefonie, până când este convertit din nou în semnal analogic de un convertor digital-analogic din centrala telefonică de care aparține postul apelat.

Lățimea de bandă de 64 Kbps, necesară unui singur semnal digital de voce, este mult *mai mică* decât cea care se poate obține pe o singură linie de semnal digital sau pe una cu comutare prin CI digitale. De aceea, majoritatea echipamentelor telefonice digitale *multiplxează* mai multe canale de 64 Kbps pe un singur cablu, economisind atât cabluri, cât și CI digitale pentru comutație.

7.2.4 Numărătoare cu registru de deplasare

Obiectul conversiei serie-paralel îl constituie datele, însă registrele de deplasare pot prelucra la fel de bine și informații de altă natură. Unui registru de deplasare i se poate adăuga un circuit logic combinațional, obținându-se un automat de stări cu diagrama de stări ciclică. Un asemenea circuit este denumit *numărător cu registru de deplasare*. Spre deosebire de numărătoarele binare, numărătoarele cu registru de deplasare nu numără într-o succesiune binară ascendentă sau descendentă, fiind totuși utile în numeroase aplicații de „comandă”.

7.3 Numărătoare în inel

Cel mai simplu numărător cu registru de deplasare utilizează un registru de deplasare de n biți pentru a obține un numărător cu n stări, numit *numărător în inel*. În fig. 7-21 apare schema logică a unui numărător în inel de 4 biți. Registrul de deplasare universal 74x194 este cablat astfel încât în mod normal să efectueze deplasarea către stânga. Însă, atunci când semnalul **RESET** este confirmat, se încarcă 0001 (consultați tabelul de funcții al dispozitivului ‘194 - tabelul 7-2). Când semnalul **RESET** este negat, ‘194 efectuează o deplasare spre stânga la fiecare impuls de tact. Intrarea serie **LIN** este conectată la ieșirea „din extremitatea stângă”, astfel că stările următoare sunt 0010, 0100, 1000, 0001, 0010, Deci numărătorul parcurge patru stări unic determinate, înainte de a relua ciclul. Diagrama temporală este cea din fig. 7-22. În general, un numărător în inel de n biți trece, într-un ciclu, prin n stări.

La numărătorul în inel din fig. 7-21 apare o problemă importantă: fiabilitatea. Dacă singurul bit de ieșire 1 se pierde din cauza unei disfuncții temporare de echipament (de ex., din cauza zgomotului), numărătorul trece în

starea 0000 și rămâne acolo o veșnicie. De asemenea, dacă apare un 1 suplimentar (de ex., dacă se creează starea 0101), numărătorul intră într-un ciclu de stări eronate și se menține în el la infinit. Aceste probleme sunt destul de evidente când desenăm diagrama de stări *completă* a circuitului de numărare, care are 16 stări. Așa cum vedeți în fig. 7-23, există 12 stări ce nu fac parte din ciclul de numărare normal. Dacă, dintr-o anumită cauză, numărătorul părăsește ciclul normal de numărare, nu mai revine la acesta.




Figura 7-21 Cea mai simplă schemă de numărător în inel de 4 biți, cu 4 stări și un singur 1 transmis




Figura 7-22 Diagrama temporală aferentă unui numărător în inel de 4 biți




Figura 7-23 Diagramă de stări aferentă unui numărător simplu în inel

Un *numărător cu auto-corecție* este conceput astfel încât tranzițiile din toate stările anormale să conducă la stări normale.

În fig. 7-24 este prezentat un *numărător în inel cu auto-corecție*. Circuitul utilizează o poartă **NOR** pentru a introduce un 1 la **LIN** numai când ultimii trei biți (cei mai puțin semnificativi) sunt 0. Ca urmare, se obține diagrama de stări din fig. 7-25; din toate stările anormale se revine în ciclul normal. Remarcați că la acest circuit nu apare necesitatea unui semnal **RESET** explicit. Indiferent de starea inițială a registrului de deplasare la conectarea tensiunii de alimentare, după patru impulsuri de tact se ajunge în starea 0001. Deci un semnal explicit de reinițializare este necesar numai dacă se dorește ca numărătorul să pornească simultan cu alte dispozitive din același sistem sau să fie prevăzut cu o stare de pornire cunoscută, în vederea simulării.




Figura 7-24 Numărător în inel de 4 biți, cu 4 stări și un singur 1 transmis, cu auto-corecție

În general, la un numărator în inel de n biți cu auto-corecție, se folosește o poartă **NOR** cu $n - 1$ intrări, iar dintr-o stare anormală se iese după $n - 1$ impulsuri de tact.

În cazul familiilor de circuite logice **CMOS** și **TTL**, în general, porțile **NAND** de dimensiuni mari se realizează mai ușor decât porțile **NOR**, deci este mai convenabil să se proiecteze număratoarele în inel cu auto-corecție ca în fig. 7-26. Între stările ciclului normal al unui asemenea numărator se transmite un singur 0.

Principalul avantaj al număratoarelor în inel, în aplicații de comandă, este faptul că stările lor apar în forma decodată 1 din n direct la ieșirile CBB. Cu alte cuvinte, în fiecare stare este confirmată o singură ieșire de CBB.




Figura 7-25 Diagramă de stări aferentă unui numărator în inel cu auto-corecție




Figura 7-26 Numărător în inel de 4 biți, cu 4 stări și un singur 0 transmis, cu auto-corecție

7.4 Numărătoare Johnson

Un registru de deplasare de n biți, cu complementul ieșirii serie adus înapoi la intrarea serie constituie un numărător cu $2n$ stări cunoscut ca *numărător în inel răsucit, Moebius* sau *Johnson*. În fig. 7-27 se prezintă circuitul de bază al unui numărător Johnson, iar în fig. 7-28, diagrama temporală aferentă lui. Stările normale ale acestui numărător apar în lista din tabelul 7-4. Dacă atât ieșirile directe, cât și cele complementare ale fiecărui CBB sunt accesibile, fiecare stare normală a numărătorului poate fi decodată cu o poartă **AND** sau **NAND** cu două intrări, cum se arată în tabel.




Figura 7-27 Numărător Johnson de bază, de 8 biți, cu 8 stări



Figura 7-28 Diagramă temporală aferentă unui numărător Johnson de 4 biți

Tabel 7-4 Stările unui numărător Johnson de 4 biți

Denumirea stării	Q3	Q2	Q1	Q0	Decodare
S1	0	0	0	0	$Q3' \cdot Q0'$
S2	0	0	0	1	$Q1' \cdot Q0$
S3	0	0	1	1	$Q2' \cdot Q1$
S4	0	1	1	1	$Q3' \cdot Q2$
S5	1	1	1	1	$Q3 \cdot Q0$
S6	1	1	1	0	$Q1 \cdot Q0'$
S7	1	1	0	0	$Q2 \cdot Q1'$
S8	1	0	0	0	$Q3 \cdot Q2'$

Un numărător Johnson de n biți are $2^n - 2n$ stări anormale, prezentând deci aceleași probleme de fiabilitate ca și numărătorul în inel. Se poate proiecta un *numărător Johnson cu autocorecție*, de 4 biți, ca în fig. 7-29. Acest circuit încarcă starea 0001 ca stare următoare ori de câte ori starea curentă este 0xx0. Un circuit asemănător, cu o singură poartă **NOR** cu două intrări, poate efectua corecția corespunzătoare pentru un numărător Johnson cu orice număr de biți. Circuitul de corecție trebuie să încarce starea 00...01 ca stare următoare ori de câte ori starea curentă este 0x ...x0.




Figura 7-29 Numărător Johnson de 4 biți, cu 8 stări, cu auto-corecție

7.5 Numărătoare cu registru de deplasare și reacție liniară

Numărătoarele cu registru de deplasare de n biți pe care le-am prezentat până acum au mult mai puține stări normale decât numărul maxim, de 2^n . Un numărător cu registru de deplasare și reacție liniară (*LFSR - Linear Feedback Shift-Register*) de n biți poate avea $2^n - 1$ stări, adică aproape numărul maxim. Un asemenea numărător este numit adesea *generator de secvențe de lungime maximă*.

Principiul numărătoarelor **LFSR** se bazează pe teoria *câmpurilor finite*, care a fost elaborată de matematicianul francez Evariste Galois (1811-1832) cu puțin înainte de a fi ucis într-un duel cu un adversar politic. Funcționarea unui numărător **LFSR** corespunde operațiilor într-un câmp finit cu 2^n elemente.

Figura 7-30 prezintă structura unui numărător **LFSR** de n biți. Intrarea serie a registrului de deplasare este conectată la suma modulo 2 a unor anumiți biți de ieșire. Aceste conexiuni de reacție determină succesiunea stărilor numărătorului. Prin convenție, ieșirile sunt întotdeauna numerotate și deplasate în sensul indicat.




Figura 7-30 Structura generală a unui numărător cu registru de deplasare și reacție liniară

Folosind teoria câmpurilor finite, se poate arăta că pentru orice valoare n există cel puțin o ecuație de reacție ce determină parcurgerea de către numărător a tuturor celor $2^n - 1$ stări diferite de zero, înainte de reluarea ciclului. Aceasta se numește *secvență de lungime maximă*.

În tabelul 7-5 se găsesc ecuațiile de reacție din care rezultă secvențele de lungime maximă corespunzătoare valorilor n alese. Pentru orice valoare n mai mare ca 3 există mai multe ecuații de reacție diferite, ce generează secvențe de lungime maximă.

Un numărător **LFSR** realizat conform fig. 7-30 nu va putea parcurge niciodată toate cele 2^n stări posibile. Indiferent de schema de conectare, starea următoare stării ce conține numai zerouri este aceeași, adică numai zerouri.

Tabel 7-5 Ecuatii de reacție pentru numărătoare cu registru de deplasare și reacție liniară

n	Ecuatia de reacție
2	$X_2 = X_1 \oplus X_0$
3	$X_3 = X_1 \oplus X_0$
4	$X_4 = X_1 \oplus X_0$
5	$X_5 = X_2 \oplus X_0$
6	$X_6 = X_1 \oplus X_0$
7	$X_7 = X_3 \oplus X_0$
8	$X_8 = X_4 \oplus X_3 \oplus X_2 \oplus X_0$
12	$X_{12} = X_6 \oplus X_4 \oplus X_1 \oplus X_0$
16	$X_{16} = X_5 \oplus X_4 \oplus X_3 \oplus X_0$
20	$X_{20} = X_3 \oplus X_0$
24	$X_{24} = X_7 \oplus X_2 \oplus X_1 \oplus X_0$
28	$X_{28} = X_3 \oplus X_0$
32	$X_{32} = X_{22} \oplus X_2 \oplus X_1 \oplus X_0$

Schema logică a numărătorului **LFSR** de 3 biți este dată în fig. 7-31. Succesiunea stărilor acestui numărător apare în primele trei coloane ale tabelului 7-6. Pornind din orice stare diferită de zero, în cazul din tabel 100, numărătorul trece prin șapte stări înainte de a ajunge din nou în starea de pornire.

Un numărător **LFSR** se poate modifica astfel încât să aibă 2^n stări prin adăugarea stării ce conține exclusiv zerouri, așa cum se pune în evidență prin hașurare la numărătorul de 3 biți din fig. 7-31. Succesiunea de stări obținută este cea din ultimele trei coloane ale tabelului 7-6. La un numărător **LFSR** de n biți se poate obține aceeași comportare adăugându-se o poartă **XOR** și una **NOR** cu $n-1$ intrări conectate la toate ieșirile registrului de deplasare, cu excepția ieșirii **X0**.

Tabel 7-6 Succesiunea stărilor la numărătorul LFSR de 3 biți din fig. 7-31

Succesiunea inițială			Succesiunea modificată		
X2	X1	X0	X2	X1	X0
1	0	0	1	0	0
0	1	0	0	1	0
1	0	1	1	0	1
1	1	0	1	1	0
1	1	1	1	1	1
0	1	1	0	1	1
0	0	1	0	0	1
1	0	0	0	0	0
.	.	.	1	0	0
.




Figura 7-31 Numărător LFSR de 3 biți; componentele hașurate constituie modificările necesare pentru adăugarea stării ce conține exclusiv zerouri

La un numărător **LFSR**, stările nu sunt parcurse în ordinea de numărare din binar. Dar aceste numărătoare se utilizează în aplicații pentru care o astfel de caracteristică este avantajoasă. Una dintre principalele aplicații ale numărătoarelor **LFSR** este generarea semnalelor de intrare pentru testarea circuitelor logice. În majoritatea cazurilor, cu o secvență de numărare „pseudo-aleatorie”, generată de un numărător **LFSR**, șansele de a depista erorile sunt mai mari decât dacă se folosește o secvență de numărare în ordinea din binar. Numărătoarele **LFSR** intră și în circuitele de codare și decodare aferente unor coduri detectoare și corectoare de erori, printre care și codurile **CRC**.

În comunicațiile de date, numărătoarele **LFSR** se utilizează frecvent pentru a „amesteca” și a „reconstitui” formatul datelor transmise prin modemi și interfețe de rețea de mare viteză, inclusiv pentru rețeaua Ethernet, la 100 Mbps. Acest lucru se realizează prin combinarea prin **XOR** a ieșirii din **LFSR** cu fluxul de date de utilizator. Chiar dacă fluxul de date de utilizator conține trenuri lungi de 0 și 1, prin combinarea cu ieșirea pseudo-aleatorie din **LFSR** se îmbunătățește factorul de umplere al semnalului transmis și se creează mai multe tranziții, ceea ce face ca informația de sincronizare să poată fi reconstituită la recepție cu mai multă ușurință.

8. Memorii

Orice circuit secvențial are o memorie de un anumit tip, întrucât stochează câte un bit. Cu toate acestea, folosim cuvântul „memorie” atunci când ne referim la biți memorați într-un mod structurat, de obicei sub formă de tablou bidimensional, în care se accesează simultan biții de pe un rând.


Capitolul de față descrie câteva tipuri diferite de organizare a memoriei. Aceleași tipuri de memorii pot fi înglobate în cipuri VLSI de dimensiuni mai mari, unde sunt combinate cu alte circuite, pentru a realiza diverse funcții utile.

Aplicațiile circuitelor de memorie sunt numeroase și diversificate. În unitatea centrală de prelucrare a unui microprocesor (*CPU - Central Processing Unit*) poate fi utilizată o „memorie accesibilă numai pentru citire” (*read-only memory*), în care sunt definiți primii pași parcurși pentru executarea instrucțiunilor din setul de instrucțiuni al CPU. Pe lângă CPU, o „memorie statică” rapidă poate servi ca memorie cache (ascunsă), pentru a păstra instrucțiunile și datele utilizate recent. Subsistemul principal de memorie al microprocesorului poate conține sute de milioane de biți în „memoria dinamică”, cea care stochează integral sisteme de operare, programe și date.

Aplicațiile memoriilor nu se limitează la microprocesoare, nici măcar la sistemele exclusiv digitale. De exemplu, unele echipamente din sistemul de telefonie publică folosesc memorii accesibile numai pentru citire pentru efectuarea unor diverse transformări ale semnalelor de voce digitizate, iar „memoriile statice” rapide sunt folosite ca „rețea de comutare”, direcționând vocea digitizată către utilizatori. Multe aparate portabile de ascultat discuri compacte „citesc cu anticipație” și memorează câteva secunde de semnal audio într-o „memorie dinamică”, astfel că aparatul redă sunetul continuu chiar dacă, fizic, funcționează discontinuu (pentru aceasta este necesară stocarea semnalului audio cu peste 1,4 milioane de biți pe secundă). Există numeroase exemple de aparatură audio/video modernă, în care memoriile servesc la stocarea temporară a semnalelor digitizate, urmând ca, prin prelucrarea semnalelor digitale, să se obțină performanțe superioare.

8.1 Memoria cu acces numai pentru citire

O memorie cu acces numai pentru citire (*read-only memory - ROM*) este un circuit combinațional cu n intrări și b ieșiri, ca în figura 8-1. Intrările se numesc *intrări de adrese* și se notează, tradițional, cu AO, A1, ..., An-1. Ieșirile se numesc *ieșiri de date* și se notează, de obicei, cu DO, D1, ..., Db-1.

Figura 8-1 Structura de bază a unei memorii ROM $2^n \times b$

O memorie ROM „stocheză” tabelul de adevăr al unei funcții logice combinaționale cu n intrări și b ieșiri. De exemplu, tabelul 8-1 este tabelul de adevăr al unei funcții combinaționale cu 3 intrări și 4 ieșiri; acesta poate fi stocat într-o ROM $2^3 \times 4$ (8×4). Neglijând timpii de propagare, ieșirile de date ale unei ROM sunt, în orice moment, biții de ieșire din rândul din tabelul de adevăr selectat de intrările de adrese.

Deoarece o ROM este un circuit combinațional, corect ar fi să spunem că nu este câtuși de puțin o memorie. Sub aspectul funcționării circuitelor digitale, o ROM poate fi tratată ca orice alt element logic combinațional. Cu toate acestea, puteți considera că informațiile sunt „stocate” în ROM în procesul de fabricație sau de programare.

Deși considerăm că ROM este un tip de memorie, dintr-un punct de vedere se deosebește foarte mult de majoritatea tipurilor de circuite integrate de memorie. ROM este o *memorie nevolatilă*, adică păstrează informațiile stocate și în absența tensiunii de alimentare.

Tabel 8-1 Tabelul de adevăr al unei funcții logice combinaționale cu 3 intrări și 4 ieșiri

Intrări			Ieșiri			
A2	A1	A0	D3	D2	D1	D0
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

8.1.1 Utilizarea ROM pentru funcții logice combinaționale „aleatorii”

Tabelul 8-1 este, de fapt, tabelul de adevăr al unui decodor cu 2 intrări și 4 ieșiri, cu comanda polarității de ieșire - funcție ce poate fi realizată cu porți

discrete ca în figura 8-2. Prin urmare, există două căi de a construi un decodor: cu porți discrete sau cu o ROM 8x4 ce conține tabelul de adevăr, ca în figura 8-3.




Figura 8-2 Decodor cu 2 intrări și 4 ieșiri, cu comanda polarității de ieșire




Figura 8-3 Modul în care se conectează o ROM 8x4, ce stochează tabelul 8-1, pentru a se obține un decodor cu 2 intrări și 4 ieșiri

Modul de asociere dintre intrările și ieșirile decodorului și intrările și ieșirile ROM, din figura 8-3, rezultă din modul în care a fost întocmit tabelul de adevăr din tabelul 8-1. Prin urmare, implementarea fizică, cu ROM, a decodorului nu este unică. Cu alte cuvinte, putem să scriem rândurile sau coloanele tabelului de adevăr într-o altă ordine și atunci vom folosi o ROM diferită fizic de cea precedentă, realizând însă aceeași funcție logică, prin simpla asociere a semnalelor decodorului cu alte intrări și ieșiri ale ROM. Putem la fel de bine să considerăm că schimbăm denumirile intrărilor de adrese și ale ieșirilor de date ale ROM.

Un alt exemplu simplu de funcție ce poate fi realizată cu ROM este înmulțirea a două numere binare de 4 biți, neprecedate de semn.

Conținutul unei ROM se descrie, în mod normal, printr-un fișier ce conține câte o valoare pentru fiecare adresă din ROM. Avantajul proiectării cu

ROM este faptul că, de obicei, putem scrie un program simplu, într-un limbaj de nivel înalt, pentru a calcula ce trebuie stocat în ROM.

8.1.2 Structura internă a ROM

Mecanismul prin care ROM „stochează” informații variază de la o tehnologie de ROM la alta. În majoritatea cazurilor, prezența sau absența unei diode sau a unui tranzistor constituie diferența dintre un 0 și un 1.

În figura 8-4 este dată schema unei ROM 8x4 primitive, pe care o puteți construi singuri cu un decodor MSI și câteva diode. Intrările de adrese selectează ieșirea decodorului ce urmează a fi confirmată. Fiecare ieșire a decodorului este numită *linie de cuvânt*, deoarece ea selectează un rând sau un cuvânt din tabelul stocat în ROM. În figură este ilustrată situația cu **A2...A0 = 101** și **ROW5_L** confirmat.

Fiecare linie verticală din figura 8-4 se numește *linie de bit*, deoarece corespunde unui bit de ieșire din ROM. O linie de cuvânt confirmată impune trecerea în **LOW** a unei linii de bit dacă între linia de cuvânt și cea de bit este conectată o diodă. În rândul 5 există o singură diodă, iar linia de bit corespunzătoare acesteia (**D1_L**) este forțată în **LOW**. Liniile de bit sunt urmate de circuite tampon inversoare, pentru a se obține ieșirile ROM **D3 ... D0 = 0010**, în cazul de față.

În circuitul ROM din figura 8-4, fiecare intersecție dintre o linie de cuvânt și o linie de bit corespunde unui bit de „memorie”. Dacă la intersecție se află o diodă, se stochează un 1, în caz contrar se stochează un 0.

În figura 8-5 este prezentată o variantă de ROM având ca elemente de stocare tranzistoare MOS. Similar se pot realiza și module ROM cu tranzistoare bipolare. Variantele cu tranzistoare asigură un prag al nivelului de zgomot mai bun în comparație cu variantele cu diode.




Figura 8-4 Schemă logică de ROM 8x4 simplă, cu diode




Figura 8-5 Structură internă a ROM 128x1 cu decodare bidimensională

8.1.3 Decodarea bidimensională

Ca principiu, decodarea bidimensională constă în aranjarea celulelor ROM într-o matrice de dimensiuni cât mai egale (cât mai apropiată de un pătrat). Ca exemplu, în figura 8-5 este prezentată o structură internă posibilă pentru o ROM 128x1. Cei trei biți de adrese de ordine superioare, **A6...A4**, servesc la selectarea unui rând. Pe fiecare rând se stochează 16 biți, începând de la adresele (**A6, A5, A4, 0, 0, 0, 0**). Când la intrările ROM se aplică o adresă, toți cei 16 biți din rândul selectat se „citesc” în paralel, pe liniile de bit. Un multiplexor cu 16 intrări selectează bitul de date dorit conform biților de adrese de ordine inferioare.

Decodarea bidimensională permite construirea unei ROM 128x1 dintr-un decodor cu 3 intrări și 8 ieșiri și un multiplexor cu 16 intrări (cu o complexitate comparabilă cu cea a unui decodor cu 4 intrări și 16 ieșiri). O ROM 1Mx1 poate fi construită dintr-un decodor cu 10 intrări și 1024 de ieșiri și un multiplexor cu 1024 de intrări, ceea ce nu este simplu, dar este mult mai simplu decât varianta unidimensională.

Pe lângă faptul că reduce complexitatea decodării, decodarea bidimensională mai prezintă un avantaj: cipul rezultat are dimensiunile apropiate de cele ale unui pătrat, lucru important pentru fabricare și încapsulare. Un cip conținând fizic o matrice 1Mx1 ar fi foarte lung și subțire, neputând fi construit economic.

La ROM cu mai multe ieșiri de date, matricele de stocare corespunzătoare fiecărei ieșiri de date pot fi îngustate, în scopul realizării unei dispunerii pe cip de formă aproximativ pătrată. De exemplu, figura 8-6 prezintă o posibilă dispunere pentru o ROM 32Kx8.




Figura 8-6 Posibilă dispunere la o ROM 32Kx8

8.1.4 Tipuri de ROM comercializate

Primele module ROM erau construite cu diode discrete. Memoriile ROM moderne se fabrică sub formă de CI monocip. Pentru „programarea” informațiilor stocate în ROM se utilizează diverse metode, sistematizate în tabelul 8-2.

Tabel 8-2 Tipuri de ROM comercializate

Tipul	Tehnologia	Perioada de citire	Perioada de scriere	Observații
ROM cu mască	NMOS, CMOS	10 ... 200 ns	4 săptămâni	O singură scriere; putere mică
ROM cu mască	Bipolară	< 100 ns	4 săptămâni	O singură scriere; putere mare; densitate scăzută
PROM	Bipolară	< 100 ns	10 ... 50 μ s/byte	O singură scriere; putere mare; fără cost suplimentar de mască
EPROM	NMOS, CMOS	25 ... 200 ns	10 ... 50 μ s/byte	Reutilizabile; putere mică; fără cost suplimentar de mască
EEPROM	NMOS	50 ... 200 ns	10 ... 50 μ s/byte	Limită de scriere/locatie: 10.000 ... 100.000

Cele mai multe ROM integrate din primele generații erau *ROM programabile cu mască* (sau, pe scurt, *ROM cu mască*). Un asemenea dispozitiv se programează conform unei grile de conectare/neconectare, existentă într-una din *măștile* utilizate în procesul de fabricație a CI. Pentru a programa ROM sau a înscrie informațiile în ea, beneficiarul furnizează fabricantului, pe o dischetă sau pe un alt mediu de transfer, o listă a ceea ce dorește să fie conținut în ROM. Fabricantul folosește informațiile pentru a realiza una sau mai multe măști adaptate cerințelor, iar ROM fabricate cu aceste măști respectă grila impusă.

Costul suplimentar al măștilor necesare fabricării unor ROM cu mască se ridică la câteva mii de dolari, pentru „particularizarea” conform cerințelor. Din cauza costului măștilor și a intervalului de câteva săptămâni, necesar, de obicei, pentru obținerea cipurilor programate, ROM cu mască se utilizează astăzi numai în aplicațiile de volum mare, pentru cele de volum mic existând variante mai economice.

O memorie programabilă cu acces numai pentru citire (programmable read-only memory - PROM) se aseamănă cu o ROM cu mască, însă utilizatorul poate să stocheze valori de date (adică „să programeze o PROM”) în doar câteva minute, folosind un *programator de PROM*. Cipurile de PROM au, din fabricație, toate diodele sau tranzistoarele „conectate”. Aceasta înseamnă că toți biții sunt fixați la o anumită valoare, de obicei 1. Cu ajutorul programatorului de PROM, biții doriți se fixează la valoarea inversă. La PROM bipolare, operația se realizează prin vaporizarea micilor *punți fuzibile* din interior, fiecare punte corespunzând câte unui bit. Vaporizarea unei punți se efectuează selectând-o prin intermediul liniilor de adrese și de date ale PROM și aplicând apoi

dispozitivului un impuls de tensiune mare (10 ... 30 V), pe un pin de intrare special.

Primele PROM bipolare aveau probleme de fiabilitate. Uneori, biții stocați se modificau din cauza vaporizării incomplete a punților, care „se formau la loc”; alții apăreau defecte intermitente din cauza resturilor de punți ce se deplasau liber în interiorul capsulelor de CI. Aceste probleme au fost însă rezolvate, iar acum tehnologia cu punți fuzibile este fiabilă și se folosește nu doar la PROM bipolare, ci și la circuitele PLD bipolare.

O memorie programabilă, cu ștergere și acces numai pentru citire (*erasable programmable read-only memory- EPROM*) se programează ca și PROM, dar poate fi și „ștersă”, aducându-se din nou la starea cu toți biții 1, prin expunere la radiații ultraviolete. La EPROM se folosește o altă tehnologie, numită „MOS cu porți flotante”.




Figura 8-7 Matrice de stocare în EPROM cu tranzistoare MOS cu poartă flotantă

După cum vedeți în figura 8-7, în fiecare locație de bit a unei EPROM se află câte un *tranzistor MOS cu poartă flotantă*. Fiecare tranzistor are două porți. Poarta „flotantă” nu este conectată, fiind înconjurată de un material izolator cu impedanță extrem de mare. Pentru a programa o EPROM, programatorul aplică o tensiune mare pe poarta neflotantă corespunzătoare fiecărei locații de bit unde trebuie stocat un 0. Astfel se produce o străpungere temporară a materialului izolator, permițând acumularea unei sarcini negative pe poarta flotantă. Sarcina negativă se păstrează și după îndepărtarea tensiunii mari. În timpul operațiilor de citire ulterioare, sarcina negativă împiedică deschiderea tranzistorului MOS atunci când acesta este selectat.

Fabricanții de EPROM „garantează” că un bit programat corespunzător își menține 70% din sarcină cel puțin 10 ani, chiar dacă dispozitivul este depozitat la 125°C , deci EPROM se încadrează, fără nici un dubiu, în categoria „memorii

nevolatile”. Dar EPROM se pot și șterge. Materialul izolator din jurul porții flotante devine ușor conductor dacă este expus la radiație ultravioletă cu o anumită lungime de undă. Deci EPROM se pot șterge prin expunerea cipurilor la radiații ultraviolete, de obicei 5...20 de minute. Capsulele cipurilor de EPROM sunt prevăzute, în mod normal, cu o fereastră de cuarț prin care cipul poate fi expus la radiația de ștergere.

Probabil cea mai uzuală aplicație a EPROM este stocarea programelor din sistemele cu microprocesor. EPROM se utilizează de obicei în perioada elaborării programelor, când programele sau alte informații din EPROM trebuie modificate de mai multe ori, pentru depanare. Cu toate acestea, ROM și PROM sunt, în general, mai ieftine decât EPROM de capacități similare. Ca urmare, după finalizarea unui program, în producție se pot folosi ROM sau PROM, pentru reducerea costurilor. Multe PROM din momentul actual sunt, de fapt, EPROM cu capsule ieftine, fără fereastră de cuarț; uneori, ele sunt numite *ROM uniprogramabile (one-time programmable - OTP)*.

O memorie programabilă, cu ștergere electrică și acces numai pentru citire (electrically erasable programmable read-only memory -EEPROM) se aseamănă cu EPROM, însă fiecare bit stocat poate fi șters separat, prin metode electrice. Porțile flotante din EEPROM sunt înconjurate de un strat izolator mult mai subțire și pot fi șterse prin aplicarea unei tensiuni de polaritate opusă tensiunii de încărcare, aplicată pe porțile neflotante. La EEPROM de capacitate mare (de 1 Mbit sau mai mare) ștergerea se poate face simultan numai în blocuri de dimensiuni fixe, de obicei de 128...512 Kbit (16...64 Kbyte). Asemenea memorii mai sunt numite EPROM zonale sau memorii zonale (flash), deoarece ștergerea se face „pe zone”.

Așa cum se indică în tabelul 8-2, programarea sau „scrierea” unei locații de EEPROM durează mult mai mult decât citirea ei, deci EEPROM nu poate înlocui memoriile cu citire/scriere, pe care le vom prezenta mai târziu, tot în capitolul de față. De asemenea, din cauză că stratul izolator este atât de subțire, acesta se poate uza în urma operațiilor de programare repetate. De aceea, EEPROM pot fi reprogramate doar de un număr limitat de ori, cam de 10.000 de ori pentru o locație. Prin urmare, EEPROM se utilizează, de obicei, pentru stocarea datelor ce trebuie menținute în lipsa alimentării echipamentelor, dar care nu se modifică foarte des, ca de pildă, datele implicite de configurare pentru un calculator.

8.1.5 Intrările de comandă și temporizarea ROM

Adesea este necesar să se conecteze ieșirile unei ROM la o magistrală cu trei stări, cu diverse dispozitive ce pot comanda magistrala în diferite momente. De aceea, majoritatea cipurilor de ROM de pe piață sunt prevăzute cu ieșiri de date cu trei stări și cu o *intrare de activare a ieșirilor (OE - output enable)*, care trebuie confirmată pentru ca ieșirile să fie activate.

Numeroase aplicații cu ROM, în special stocarea programelor, sunt realizate cu mai multe ROM conectate la o magistrală, o singură ROM comandând magistrala la un moment dat. Cele mai multe ROM sunt prevăzute cu o *intrare de selectare a cipurilor (CS - chip select)*, pentru simplificarea schemelor unor astfel de sisteme. În afară de **OE**, și intrarea **CS** a unei ROM trebuie confirmată pentru ca ieșirile cu trei stări să fie activate.

Figura 8-8 arată în ce mod se utilizează intrările **CS** și **OE**, în interiorul unei ROM obișnuite.




Figura 8-8 Structură internă cu ROM, cu indicarea utilizării intrărilor de comandă

În ceea ce privește caracteristicile temporale ale unei ROM obișnuite, trebuie să avem în vedere următorii parametri:

- *Timpul de acces de la adresare (t_{AA})*. Timpul de acces de la adresare, pentru o ROM, este timpul de propagare de la intrările de adrese stabile la ieșirile de date validate. Când proiectanții vorbesc despre „un ROM de 100 ns”, se referă, de obicei, la acest parametru.
- *Timpul de acces de la selectarea cipului (t_{ACS})*. Timpul de acces de la selectarea cipului, la o ROM, este timpul scurs din momentul confirmării intrării **CS** până la validarea ieșirilor de date. La unele cipuri, acesta este mai îndelungat decât timpul de acces de la adresare, deoarece cipului îi este necesar un anumit interval de timp pentru conectarea la tensiunea de alimentare. La alte cipuri, acest timp este mai scurt, deoarece **CS** comandă numai activarea ieșirilor.
- *Timpul de activare a ieșirilor (t_{OE})*. Acest parametru are, de obicei, valoarea mult mai mică decât timpul de acces. La ROM, timpul de

activare a ieșirilor este timpul scurs din momentul în care atât **OE**, cât și **CS** sunt confirmate, până când circuitele de comandă a ieșirilor cu trei stări au ieșit din starea **Hi-Z**. În acel moment, în funcție de durata de stabilitate a intrărilor de adrese, datele de ieșire pot fi validate sau nu.

- *Timpul de dezactivare a ieșirilor (t_{OZ})*. La ROM, timpul de dezactivare a ieșirilor este timpul scurs din momentul în care atât **OE**, cât și **CS** sunt negate, până când circuitele de comandă a ieșirilor cu trei stări au trecut în starea **Hi-Z**.
- *Timpul de menținere a ieșirilor (t_{OH})*. La ROM, timpul de menținere a ieșirilor este timpul cât ieșirile rămân validate după o modificare a intrărilor de adrese sau după negarea uneia dintre intrările **OE_L** sau **CS_L**.

Ca și la alte componente, fabricantul precizează valorile maxime și, uneori, și pe cele tipice, ale parametrilor temporali. De obicei, pentru t_{OE} și t_{OH} se dau și valorile minime. Valoarea t_{OH} minimă este, în majoritatea cazurilor, 0; cu alte cuvinte, timpul minim de propagare prin circuitele logice combinaționale din ROM este 0.

8.1.6 Aplicații ale ROM

Cea mai des întâlnită aplicație a ROM este stocarea programelor în sistemele cu microprocesoare. Dar există și numeroase aplicații în care prin ROM se poate implementa, cu costuri scăzute, o funcție logică combinațională complexă sau „aleatorie”.

Un alt domeniu în care sunt folosite circuite ROM este rețeaua de telefonie digitală. Când un semnal analogic de voce este preluat într-un sistem obișnuit de telefonie digitală, el este eșantionat de 8000 de ori pe secundă și transformat într-o succesiune de octeți ce reprezintă semnalul analogic în fiecare punct de eșantionare. În acest domeniu, o simplă ROM ieftină poate înlocui cu succes circuitul de atenuare digital cu componente discrete, mult mai complex.

O altă aplicație a ROM în telefonia digitală este circuitul digital de teleconferință. În rețeaua de telefonie analogică, legăturile de teleconferință între trei sau mai multe puncte se realizează destul de simplu. Este suficient să conectați împreună cablurile de telefonie analogică și obțineți o joncțiune de sumare, astfel încât fiecare participant îi poate auzi pe toți ceilalți.

Desigur că în rețeaua digitală s-ar produce un haos dacă s-ar conecta împreună semnalele digitale de ieșire. În cazul unui circuit digital de teleconferință se folosește un sumator digital, care generează eșantioane de ieșire corespondență sumei eșantioanelor de intrare. Funcția acestui circuit destul de complex poate fi realizată cu o singură ROM.

Circuitele realizate cu ROM, pe lângă ușurința și rapiditatea proiectării, prezintă și alte avantaje importante, fiind, în general mai rapide decât cele mai multe dispozitive MSI/SSI și PLD și chiar decât FPGA sau cipurile LSI cu

comandă specială, fabricate cu tehnologii comparabile. Un alt avantaj semnificativ este și faptul că funcția unei ROM se modifică simplu, doar prin schimbarea matricei de stocare, fără a necesita modificarea conexiunilor exterioare.

Nu trebuie uitat faptul că prețurile de ROM și alte dispozitive logice structurate sunt în scădere continuă, făcând ca utilizarea acestora să devină mai economică, iar densitățile lor sunt în creștere, ducând la lărgirea spectrului de probleme ce se pot rezolva cu un singur cip.

Dar circuitele construite cu ROM au și câteva dezavantaje: pentru funcții de complexitate redusă sau medie, circuitele cu ROM pot să fie mai costisitoare, să consume mai multă putere sau să fie mai lente decât cele realizate cu câteva dispozitive SSI/MSI și PLD sau cu FPGA de mici dimensiuni.

8.2 Memoria de citire/scriere

Denumirea de *memorie de citire/scriere (read/write memory- RWM)* este dată matricelor de memorie în care se pot stoca și din care se pot prelua informații în orice moment. Majoritatea memoriilor de citire/scriere utilizate la ora actuală în sistemele digitale sunt *memorii cu acces aleatoriu (random-access memory-RAM)*, ceea ce înseamnă că timpul de citire sau de scriere al unui bit din memorie este independent de locația din RAM a bitului. Din acest punct de vedere, ROM sunt tot memorii cu acces aleatoriu, însă denumirea „RAM” este folosită, în general, pentru a desemna doar memoriile de citire/scriere cu acces aleatoriu.

Într-o *RAM statică (SRAM)*, o dată ce un cuvânt a fost înscris într-o locație, el rămâne stocat acolo atâta timp cât cipul este alimentat, cu excepția cazului în care în acea locație se înscrie un alt cuvânt. Într-o *RAM dinamică (DRAM)*, datele stocate în fiecare locație trebuie reîmprospătate periodic prin citirea lor și o nouă înscriere în același loc; dacă nu se procedează așa, datele dispar. În secțiunea de față vom prezenta ambele tipuri de memorie.

Majoritatea RAM „își pierd memoria” atunci când li se întrerupe alimentarea; acestea sunt o formă de *memorie volatilă*. Altele „își păstrează memoria” și în absența tensiunii de alimentare; acestea sunt numite *memorii nevolatile*. Exemple de RAM nevolatile sunt vechile memorii cu miez magnetic și memoriile statice CMOS moderne, prezentate în capsule de dimensiuni foarte mari, ce includ și o baterie cu litiu cu o durată de viață de 10 ani. De curând au apărut RAM nevolatile *fero-electrice*; aceste dispozitive combină elemente magnetice și electronice pe un singur cip de CI, care își păstrează starea și în absența tensiunii de alimentare, exact ca vechile memorii cu miez magnetic.

8.3 RAM statice

8.3.1 Intrări și ieșiri la RAM statice

Ca și ROM, RAM au intrări de adrese și de comenzi și ieșiri de date, însă au și intrări de date. Intrările și ieșirile unei RAM statice simple, de $2^n \times b$ biți, sunt prezentate în figura 8-9. Intrările de comenzi sunt asemănătoare cu cele de la ROM, existând în plus o *intrare de activare a scrierii (WE- write enable)*. Când **WE** este confirmată, datele de intrare se înscriu în locația de memorie selectată.

Locațiile de memorie dintr-o RAM statică se comportă mai curând ca niște circuite latch de tip D, decât ca niște CBB de tip D, active pe front. Cu alte cuvinte, ori de câte ori intrarea **WE** este confirmată, circuitele latch corespunzătoare locației de memorie selectate sunt „deschise” (sau „transparente”), iar datele de intrare intră în circuitul latch și îl parcurg. Valoarea stocată practic este cea existentă în momentul în care circuitul latch se închide.




Figura 8-9 Structura de bază a unei RAM $2^n \times b$

La RAM statice sunt definite, în mod normal, două operații de acces:

- *Citire:* la intrările de adrese este furnizată o adresă în timp ce **CS** și **OE** sunt confirmate. Ieșirile circuitelor latch corespunzătoare locației de memorie selectate se regăsesc la **DOUT**.
- *Scriere:* la intrările de adrese este furnizată o adresă, iar la **DIN** se aplică un cuvânt de date, apoi **CS** și **WE** se confirmă. Circuitele latch corespunzătoare locației de memorie selectate se deschid, iar cuvântul de la intrare se stochează acolo.

8.3.2 Structura internă a RAM statice

Fiecare bit de memorie (sau *celulă de SRAM*) dintr-o RAM statică are comportarea funcțională a circuitului din figura 8-10. Dispozitivul de stocare din fiecare celulă este un circuit latch de tip D. Când intrarea **SELL** a unei celule este confirmată, data stocată se transmite la ieșirea celulei, care este conectată la

o linie de bit. Când atât **SEL_L**, cât și **WR_L** sunt confirmate, circuitul latch este deschis, stocând un nou bit de date.




Figura 8-10 Comportarea funcțională a unei RAM statică




Figura 8-11 Structura internă a unei SRAM 8x4

Celulele de SRAM sunt interconectate, într-o matrice, cu o schemă suplimentară de comenzi, formând o RAM statică integrală, ca aceea din figura

8-11, în cazul unei SRAM 8x4. Ca și la o ROM simplă, un decodor conectat la liniile de adrese selectează din RAM rândul accesibil la un moment dat.

Deși figura 8-11 prezintă un model întrucâtva simplificat de structură internă de SRAM, câteva aspecte importante ale comportării SRAM sunt puse în evidență cu multă exactitate:

- În timpul operațiilor de citire, datele de ieșire sunt funcție combinațională de intrările de adrese, ca și la ROM. Schimbarea liniilor de adrese în timp ce magistrala de date de ieșire este activată nu produce disfuncții. Pentru timpul de acces pentru operațiile de citire se ia ca referință momentul în care ultima intrare de adrese a devenit stabilă.
- În timpul operațiilor de scriere, datele de intrare sunt stocate în circuitele latch. Aceasta înseamnă că datele trebuie să se conformeze timpilor de pregătire și menținere, luându-se ca referință frontul următor al semnalului de activare a circuitelor latch. Cu alte cuvinte, nu este necesar ca datele de la intrarea D a unui circuit latch să fie stabile în momentul în care **WR_L** se confirmă intern; ele trebuie să fie stabile numai cu un anumit timp înainte ca **WR_L** să fie negat.
- În timpul operațiilor de scriere, intrările de adrese trebuie să fie stabile cu un anumit timp de pregătire înainte ca **WR_L** să fie confirmat intern și încă un anumit timp de menținere după negarea semnalului **WR_L**.
- **WR_L** se confirmă intern numai când atât **CS_L**, cât și **WE_L** sunt confirmate. Prin urmare, un ciclu de scriere începe atunci când atât **CS_L**, cât și **WE_L** sunt confirmate și se încheie când oricare dintre acestea se neagă. Valorile timpilor de pregătire și menținere corespunzătorii adreselor și datelor sunt precizate luându-se ca referință aceste evenimente.

8.3.3 Parametrii temporali la RAM statice

În cazul memoriilor RAM statice sunt precizate două categorii de parametrii temporali: pentru scriere și pentru citire.

În continuare sunt prezentați parametrii temporali ale căror valori se precizează, în mod obișnuit, pentru operațiile de citire dintr-o RAM statică:

- *Timpul de acces de la adrese (t_{AA})*. În ipoteza că **OE** și **CS** sunt deja confirmate sau vor fi confirmate după un timp suficient de scurt pentru a fi neglijabil, acest parametru arată cât timp este necesar pentru ca datele de ieșire să devină stabile după o modificare de adresă. Când proiectanții vorbesc despre o „SRAM de 70 ns”, de obicei se referă la parametrul în discuție.
- *Timpul de acces de la selectarea cipului (t_{ACS})*. În ipoteza că adresa și **OE** sunt deja stabile sau vor fi stabile după un timp suficient de scurt pentru a fi neglijabil, acest parametru arată cât timp este necesar pentru ca datele de ieșire să devină stabile după o confirmare a semnalului **CS**. Adesea, are valoare egală cu t_{AA} , însă uneori este mai mare, la SRAM

prevăzute cu mod de „întrerupere a alimentării”, și mai mic la SRAM la care nu este prevăzut acest mod de funcționare.

- *Timpul de activare a ieșirilor (t_{OE})*. Este timpul necesar circuitelor tampon de ieșire cu trei stări pentru a ieși din starea de impedanță mare atunci când atât **OE**, cât și **CS** sunt confirmate. Valoarea parametrului este, în mod normal mai mică decât t_{ACS} , deci RAM poate avea acces intern la date înainte de confirmarea semnalului **OE**; caracteristica descrisă se folosește la realizarea unor timpi de acces mici, evitându-se totodată, ”conflictele de magistrală” în multe aplicații.
- *Timpul de dezactivare a ieșirilor (t_{OZ})*. Este timpul necesar circuitelor tampon de ieșire cu trei stări pentru a intra în starea de înaltă impedanță după negarea unuia dintre semnalele **OE_L** și **CS_L**.
- *Timpul de menținere a ieșirilor (t_{OH})*. Acest parametru precizează cât timp rămân valide datele de ieșire după o modificare a intrărilor de adrese.

Diagrama temporală și parametrii temporali caracteristici operațiilor de citire din SRAM sunt identici cu cei prezentați la operațiile de citire din ROM.

În ceea ce privește parametrii temporali aferenți operațiilor de scriere aceștia sunt descriși în continuare:

- *Timpul de pregătire a adreselor înainte de scriere (t_{AS})*. Toate intrările de adrese trebuie să fie stabile cu acest interval de timp înainte ca atât **CS**, cât și **WE** să fie confirmate. În caz contrar, datele stocate în locații imprevizibile pot fi alterate.
- *Timpul de menținere a adreselor după scriere (t_{AH})*. Analog cu t_{AS} , toate intrările de adrese trebuie menținute stabile acest interval de timp după negarea unuia dintre semnalele **CS** sau **WE**.
- *Timpul de pregătire pentru selectarea cipului înainte de încheierea operației de scriere (t_{CSW})*. **CS** trebuie confirmat cel puțin cu acest interval de timp înainte de încheierea ciclului de scriere, pentru a se putea selecta o celulă.
- *Lățimea impulsurilor de scriere (t_{WP})*. **WE** trebuie confirmat cel puțin acest interval de timp pentru ca memorarea datelor în circuitele latch din celulele selectate să fie fiabilă.
- *Timpul de pregătire a datelor înainte de încheierea operației de scriere (t_{DS})*. Toate intrările de date trebuie să fie stabile cu acest interval de timp înainte de încheierea ciclului de scriere. În caz contrar, este posibil ca datele să nu fie memorate în circuitele latch.
- *Timpul de menținere a datelor după încheierea operației de scriere (t_{DH})*. Analog cu t_{DS} , toate intrările de adrese trebuie menținute stabile acest interval de timp după încheierea ciclului de scriere.

Fabricanții de SRAM precizează că există două tipuri de ciclu de scriere: *scriere comandată prin WE și scriere comandată prin CS*. Singura diferență dintre ele constă în succesiunea semnalelor - care dintre **WE** și **CS** este ultimul confirmat și primul negat la activarea operației interne de scriere în SRAM.

8.4 RAM dinamice

Celula de memorie de bază din SRAM este un circuit latch de tip D care cuprinde patru porți în schema cu componente discrete și patru până la șase tranzistoare într-un cip LSI de SRAM, proiectat la comandă. Pentru construirea unor RAM cu densitate mai mare (cu mai mulți biți pe cip), proiectanții de cipuri au inventat celule de memorie ce necesită doar câte un tranzistor pentru fiecare bit.

8.4.1 Structura de RAM dinamică

Cu un singur tranzistor nu se poate construi un element bistabil. De aceea, celulele de memorie dintr-o *RAM dinamică (DRAM)* stochează informația într-un condensator minuscul, la care se ajunge printr-un tranzistor MOS. Figura 8-12 prezintă celula de stocare a unui bit dintr-o DRAM, la care accesul este dat de conectarea liniei de cuvânt la o tensiune **HIGH**.




Figura 8-12 Celulă de stocare a unui bit în DRAM

Pentru stocarea unui 1, la linia de bit se conectează o tensiune **HIGH**, de la care condensatorul se încarcă prin tranzistorul „deschis”. Pentru stocarea unui 0, condensatorul se descarcă datorită tensiunii **LOW** de pe linia de bit.

Pentru a citi o celulă din DRAM, linia de bit se *preîncarcă întâi* la o valoare de tensiune situată la jumătatea intervalului dintre **HIGH** și **LOW**, iar apoi linia de cuvânt trece în **HIGH**. În funcție de tensiunea de pe condensator - **HIGH** sau **LOW**, se aduce linia de bit reîncărcată la o tensiune puțin mai mare sau puțin mai mică. Un *amplificator de detecție* sesizează această modificare și reface un 1 sau un 0, după caz. Rețineți că prin citirea unei celule se distruge tensiunea inițială stocată în condensator, deci datele recuperate trebuie rescrise în celulă după citire.

Condensatorul dintr-o celulă de DRAM are o capacitate foarte mică, dar tranzistorul MOS prin care se face accesul are o impedanță foarte mare. De aceea, timpul necesar pentru descărcarea de la o tensiune **HIGH** la una apropiată de **LOW** este relativ lung (mai multe milisecunde). În tot acest timp, condensatorul stochează un bit de informație.

Bineînțeles că nu ar fi prea plăcut să repornești un calculator o dată la câteva milisecunde, din cauză că îi dispare conținutul memoriei. Ca urmare, sistemele de memorii DRAM utilizează *cicluri de împrăștiere* pentru actualizarea periodică a tuturor celulelor de memorie. Aceasta presupune citirea secvențială a conținutului ușor alterat al fiecărei celule prin preluarea lui într-un circuit latch de tip D, urmată de rescrierea unei valori clar delimitate - **HIGH** sau **LOW**, preluată din acel circuit.

În figura 8-13 observați schema bloc a structurii interne a unei DRAM 64Kx1. Matricea logică are 64Kx1 biți, dar cea fizică este pătrată, conținând 256x256 de biți. Deși memoria cuprinde 64K locații, cipul prezintă numai opt *intrări de adrese multiplexate*. O adresă completă, de 16 biți, se aplică cipului în două trepte, comandate de două semnale: *RAS_L* (*row address strobe - semnal intermitent de adrese de rând*) și *CAS_L* (*column address strobe - semnal intermitent de adrese de coloană*). Prin multiplexarea semnalelor de intrare pentru adrese se economisesc pini, aspect important în cazul sistemelor de memorii compacte, și se asigură compatibilitatea oarecum naturală cu metodele de acces la DRAM, ce comportă două etape și pe care le vom prezenta pe scurt.




Figura 8-13 Structura internă a unei DRAM 64Kx1

DRAM de capacități mai mari conțin matrice de dimensiuni mai mari și, uneori, mai multe matrice. Unul dintre avantajele folosirii mai multor matrice este simplificarea problemelor de proiectare electrică și fizică ce pot apărea în cazul unei matrice foarte mari. Dar și mai important este paralelismul ce poate apărea când se utilizează mai multe matrice. Așa cum vom vedea în subsecțiunea următoare, funcționarea unei DRAM este mult mai complicată decât cea a unei SRAM. Valorificând existența mai multor matrice în DRAM de mare capacitate și de mare viteză, un circuit de comandă pentru DRAM moderne poate efectua în paralel câteva operații; de pildă, se poate încheia o operație de scriere într-una dintre matrice în timp ce se inițiază o operație de citire în altă matrice. În acest mod se mărește cantitatea de informații utile prelucrate de memorie.

8.4.2 *Caracteristicile temporale ale RAM dinamice*

Pentru diversele tipuri de DRAM și modurile lor de funcționare există mai multe variante de caracteristici temporale. În secțiunea de față vom descrie ciclurile cele mai utilizate la DRAM convenționale și le vom analiza pe baza structurii interne a dispozitivelor. Aspectul cel mai șocant în ceea ce privește caracteristicile temporale ale DRAM este faptul că nu se folosește un semnal de tact. În lipsa acestuia, operațiile din DRAM se inițiază și se desfășoară pe ambele fronturi - ascendent și descendent - ale semnalelor **RAS_L** și **CAS_L**. Într-adevăr, temporizarea este destul de dificilă, dar acest mod de lucru se menține de peste 30 de ani!

În figura 8-15 apar caracteristicile temporale pentru un *ciclu de împrăștiere comandat numai de semnalul RAS*. Ciclul prezentat este utilizat pentru împrăștierea unui rând de memorie, fără a se citi sau scrie propriu-zis, nici un fel de date la pinii exteriori ai cipului de DRAM. Ciclul începe prin aplicarea unei adrese de rând la intrările de adrese multiplexate (opt biți, în cazul unei DRAM 64Kx1), iar **RAS_L** este confirmat. DRAM stochează adresa rândului într-un *registru de adrese de rând*, pe frontul descendent al semnalului **RAS_L**, și citește rândul selectat din matricea de memorie, înscriindu-i conținutul într-un *circuit latch de rând*, situat pe același cip. Când **RAS_L** este negat, conținutul rândului se scrie din nou, fiind preluat din circuitul latch.

Pentru a împrăști o întreagă DRAM 64Kx1, proiectantul sistemului trebuie să verifice dacă 256 de astfel de cicluri, în care se utilizează toate cele 256 de adrese de rând posibile, se pot executa o dată la patru milisecunde. Pentru generarea adreselor de rând se poate folosi un numărător extern de 8 biți, iar pentru inițierea unui ciclu de împrăștiere o dată la 15,6 μ s se folosește un circuit de temporizare.




Figura 8-14 Caracteristici temporale pentru ciclul de împrospătare a unei DRAM prevăzute numai cu semnal RAS

Un ciclu de citire, ca acela din figura 8-16, începe asemănător unui ciclu de împrospătare, un rând selectat fiind citit prin preluarea în circuitul latch de rând. Apoi se aplică o adresă de coloană la intrările de adrese multiplexate, aceasta fiind stocată, pe frontul descendent al semnalului **CAS_L**, într-un *registru de adrese de coloană* situat pe același cip. Adresa de coloană servește la selectarea unui bit din rândul citit anterior, bit ce se regăsește la pinul **DOUT** al DRAM. Fiind un pin cu trei stări, **DOUT** este activat ca ieșire atâta timp cât **CAS_L** este confirmat. În acest interval de timp, întregul rând se scrie din nou în matrice, imediat ce **RAS_L** este negat.



Figura 8-15 Caracteristici temporale pentru un ciclu de citire din DRAM

Un *ciclu de scriere*, ca acela din figura 8-16, începe la fel ca un ciclu de citire sau de împrospătare. Dar, în cazul de față, semnalul **WE_L** (*write enable - activarea scrierii*) trebuie confirmat înainte de confirmarea semnalului **CAS_L**, pentru a se selecta un ciclu de scriere. În acest mod se realizează și dezactivarea pinului **DOUT** pentru tot restul ciclului, chiar dacă semnalul **CAS_L** va mai fi confirmat ulterior. După ce rândul selectat este citit, prin preluarea conținutului său în circuitul latch de rând, **WE_L** impune adăugarea la conținutul circuitului latch de rând, în poziția bitului selectat prin adresa de coloană, a bitului de intrare de la pinul **DIN**. Când rândul este rescris ulterior în matrice, pe frontul ascendent al semnalului **RAS_L**, el conține noua valoare în coloana selectată.




Figura 8-16 Caracteristici temporale pentru un ciclu de citire din DRAM

9. Recomandări pentru realizarea practică a schemelor electronice cu circuite integrate digitale

În vederea obținerii proiectului final al unui montaj electronic, inginerul electronist trebuie să parcurgă mai multe faze. Se începe prin definirea funcțiilor care trebuie îndeplinite de circuit, stabilirea mărimilor de intrare și a celor de ieșire și a condițiilor de funcționare (surse disponibile de alimentare, gamă de temperatură, condiții mecanice – grad de protecție climatic, solicitări mecanice, șocuri și vibrații – și, nu în ultimul rând, condițiile de mediu electromagnetic: surse de perturbații, permanente și accidentale, căi de propagare, etc.). În funcție de cele enumerate anterior, se poate alege (proiecta) configurația și se calculează componentele schemei electronice, eventual în mai multe variante, cu testări intermediare, prin software de analiză, sau prin încercări practice, obținându-se o variantă finală, care poate fi încercată sub formă de *model experimental*. Se proiectează circuitul imprimat, care ține cont de condițiile de mediu și se poate trece la faza următoare, construirea *prototipului*, care trebuie să răspundă tuturor condițiilor impuse prin tema de proiect. Dacă și această fază este trecută cu succes, urmează stabilirea tehnologiei de fabricație (care poate diferi de cea folosită la construcția prototipului) și realizarea *seriei „0”*, respectiv a unui număr redus de bucăți care vor fi testate în vederea validării tehnologiei de fabricație. Oricare din etapele amintite poate fi repetată, chiar și de mai multe ori, dacă rezultatele nu îndeplinesc complet cerințele. După trecerea tuturor probelor impuse seriei „0”, se trece la producția finală, de *serie mare*.

Schemele electronice digitale, construite pe circuite integrate numerice, pornesc de la analiza condițiilor logice dintre intrări și ieșiri, pe baza cărora se sintetizează funcțiile logice îndeplinite de configurația care trebuie proiectată. Dimensionarea componentelor este aproape inexistentă, circuitele logice legându-se între ele în mod direct. Lucrările de proiectare, în această fază, sunt în special de calcule binare, urmate de alegerea circuitelor capabile să execute funcțiile proiectate.

În general, prima etapă, sinteza funcțiilor logice, nu ridică probleme notabile. Mai departe, însă, proiectarea cu circuite integrate digitale trebuie făcută ținând cont de realități tehnice care nu pot fi ignorate, cum ar fi: sursele de tensiune și semnal existente și variațiile lor previzibile, timpii de propagare ai semnalelor și întârzierile posibile ale acestora, legate de componentele parazite ale elementelor de circuit, fan-in-ul și fan-out-ul circuitelor, capacitatea

acestora de comandă, variația pragurilor de comutare, emisia și recepția de perturbații electromagnetice prin traseele de cablaj sau alte conductoare.

În cele ce urmează sunt prezentate câteva reguli și recomandări de bază, a căror nerespectare duce frecvent la defectarea circuitelor digitale, sau la erori în funcționarea lor. Din păcate, respectarea ad-litteram a acestor enunțuri nu garantează 100% reușita proiectării, existând și cazuri în care măsuri suplimentare trebuie aplicate.

Prima problemă, după sinteza funcțiilor logice, este alegerea familiei (familiilor) de circuite integrate digitale prin care se vor implementa funcțiile proiectate. În afara caracteristicilor enunțate în capitolele anterioare, pentru utilizarea practică trebuie avute în vedere recomandările practice ale producătorului.

9.1 Circuite TTL (seriile 74xx, 74Sxx, 74LSxx):

Sunt circuite vechi, nu se mai realizează proiecte noi cu circuite TTL. Recomandările vizează echipamentele vechi, încă folosite, care se defectează.

- Efectul diodelor de limitare asupra tensiunilor negative de intrare: Circuitele TTL sunt prevăzute cu diode de limitare pe intrări, pentru minimizarea efectelor impulsurilor negative. Totuși, aceste diode nu trebuie folosite pentru limitarea tensiunilor negative de lungă durată, mai ales pentru seriile LS. Menținerea unei tensiuni sub 0,5V pe intrare mai mult de 0,5μs poate altera nivelul logic SUS, prin activarea unui circuit parazit, ceea ce conduce la apariția unor erori logice.
- Disponerea intrărilor nefolosite: Intrările în gol, neconectate în circuit, înrăutățesc imunitatea la zgomot în curent alternativ și viteza de comutare a circuitului logic. Pentru optimizarea performanțelor, fiecare intrare trebuie conectată la o sursă de mică impedanță. Intrările nefolosite ale porților SAU, SAU-NU trebuie legate la masă sau la o ieșire aflată în stare JOS. Intrările nefolosite ale porților ȘI, ȘI-NU trebuie legate la o tensiune mai mare de 2,7V, dar nu mai mare de 5V, sau la o ieșire aflată în stare SUS.
 - Practic, intrările active JOS ale circuitelor TTL se leagă la masă. Intrările active SUS se leagă la V_{cc} printr-o rezistență de 1 ... 10kΩ. În cazul circuitelor TTL-LS, intrările nefolosite active SUS pot fi legate la V_{cc} direct, dacă traseele sunt scurte și sursa este bine decuplată.
 - Intrările nefolosite active SUS pot fi legate la ieșirea unei porți nefolosite forțată cu ieșirea SUS.

- Intrările nefolosite ale porților ȘI, ȘI-NU pot fi legate la o intrare folosită a aceleași porți, dacă nu se depășește fan-out-ul porții anterioare în starea SUS.
- Porțile nefolosite: Se recomandă ca ieșirile porților nefolosite să fie forțate în starea SUS prin legarea câte unei intrări a porților ȘI, ȘI-NU sau a tuturor intrărilor porților SAU, SAU-NU la masă. În acest mod se reduce puterea consumată și sunt disponibile ieșiri în starea SUS la care se pot lega intrări nefolosite.
- Mărirea fan-out-ului: Pentru a mări fan-out-ul, intrări și ieșiri ale porților din aceeași capsulă pot fi conectate în paralel. Nu se recomandă utilizarea porților din capsule diferite pentru punerea în paralel, deoarece, datorită diferențelor mari de timpi de comutare, apar impulsuri mari de curent pe alimentare, ceea ce nu este dăunător pentru circuite, dar poate altera funcționarea logică dacă porțile furnizează semnale de tact altor circuite.
- Diodele de izolare: Niciodată nu trebuie inversată polaritatea tensiunii de alimentare. Trecerea unui curent de 100mA prin diodele de izolare față de substrat duce la defectarea catastrofică a circuitului.
- Cerințele semnalului de tact: Cele mai multe bistabile TTL sunt circuite master-slave, ceea ce le face sensibile la nivelul impulsului de tact aplicat pe intrare. În particular, funcționarea circuitelor este dependentă de duratele fronturilor impulsurilor de ceas. Nivelul de curent continuu la care informația este transferată din master (secțiunea de intrare) în slave (secțiunea de ieșire) este nivelul normal de prag al dispozitivelor. În general, acest nivel este 1,4V la 25°C și se schimbă cu $-4\text{mV}/^\circ\text{C}$. Când intrarea de tact atinge nivelul de prag, comutarea etajelor de ieșire formează impulsuri de curent în terminalul de masă. Multiple comutări, la care se adaugă zgomotul de masă, pot crește referința de masă cu circa 500mV, modificând astfel nivelurile de tensiune pe intrările de tact. Este astfel posibil ca intrările de tact active pe front de creștere să primească impulsuri multiple de ceas. Din acest motiv, durata frontului de creștere a impulsului de tact aplicat intrărilor active pe front de creștere trebuie să fie inferioară întârzierii propagării între intrarea de tact și ieșire. Acest deziderat este atins dacă se respectă încărcarea ieșirii porții care formează tactul și dacă traseul de cablaj dintre ieșirea porții care comandă și intrarea de tact nu depășește 300 ... 400mm. Dacă semnalul de tact este transmis prin linii mai lungi de 400mm, toate intrările de tact trebuie grupate la capătul de recepție al liniei pentru a evita problemele de reflexie la capătul de emisie. Anumite circuite TTL (numărătoare și registre) sunt proiectate și realizate cu un tampon pe intrarea de tact, care prezintă și

un mic histerezis, pentru a minimiza duratele fronturilor semnalului de ceas și, implicit, efectul zgomotului.

- Ieșiri TTL legate împreună: Dintre toate configurațiile etajelor de ieșire TTL, doar ieșirile „colector în gol” (open collector) și „3 stări” (3-state) sunt concepute pentru a fi legate între ele. Ieșirile TTL standard nu trebuie legate laolaltă decât dacă nivelurile lor logice sunt permanent aceleași – toate SUS, sau toate JOS. La conectarea împreună a ieșirilor colector în gol sau 3 stări, trebuie respectate câteva reguli generale:

- Ieșiri colector în gol: Aceste dispozitive sunt utilizate în cazurile în care două sau mai multe ieșiri legate în conexiune SAU cablat pot fi în opoziție logică la un moment dat. Ieșirile legate împreună trebuie conectate printr-un rezistor (pull-up resistor) la V_{CC} , prin care se stabilește nivelul logic SUS. Doar anumite circuite tampon sau inversoare pot fi legate la tensiuni mai mari decât V_{CC} . Limitele între care poate fi ales rezistorul se determină prin relațiile următoare:

$$R(\min) = \frac{V_{CC}(\text{Max}) - V_{OL}}{I_{OL} - N_2(I_{IL})}$$

$$R(\max) = \frac{V_{CC}(\text{Min}) - V_{OH}}{N_1(I_{OH}) - N_2(I_{IH})}$$

- Ieșiri 3 stări: Ieșirile 3 stări sunt fabricate pentru a fi legate laolaltă, dar nu sunt destinate să fie active simultan. Pentru minimizarea zgomotului și pentru a evita defectarea circuitelor prin putere disipată excesivă, cel mult o ieșire 3 stări trebuie să fie activă în orice moment. Acest lucru necesită ca semnalele de comandă ale intrărilor de autorizare (enable) să nu se suprapună. Dacă se folosesc decodoare TTL pentru intrările de autorizare, decodorul trebuie dezactivat pe durata schimbării adresei. Deoarece toate decodoarele TTL sunt susceptibile de a decoda impulsuri scurte, nesuprapunerea semnalelor de autorizare nu poate fi garantată pe durata schimbării adreselor. În general, se preferă circuite de decodare la care tranziția JOS - SUS să fie mai rapidă decât cea SUS – JOS, ținând cont că intrările de autorizare sunt active JOS.
- Decuplarea surselor de alimentare: Montarea condensatoarelor de decuplare pe alimentare este obligatorie în cazul circuitelor TTL. În general, se acceptă 10nF pentru fiecare poartă comandată sincron și cel puțin 100nF pentru 20 porți care lucrează nesincronizat. Numărătoarele și registrele de deplasare sunt sensibile în măsură mai mare la zgomote pe trasele de alimentare V_{CC} și masă. Regula este de a

decupla fiecare opt bistabile interne printr-un condensator de 100nF, sau un condensator pentru două capsule. Condensatorul trebuie montat cât mai aproape posibil de terminalele de alimentare ale capsulei. Circuitele tampon (buffer) și circuitele care comandă linii de semnal (line-driver) trebuie decuplate foarte bine, ținând cont de curenții tranzitorii de valori ridicate necesari pentru încărcarea și descărcarea liniilor.

- Stabilizarea pe placă a alimentării: În multe sisteme digitale consumul de curent este ridicat și, totuși, este asigurat de o sursă unică. Circuitele TTL generează impulsuri scurte de curent mare pe alimentări datorită suprapunerii conducerii tranzistoarelor finale, pe durata comutărilor, formându-se astfel zgomot pe alimentarea cu V_{cc} . Un stabilizator de tensiune chiar pe placa cu circuite TTL va stabili tensiunea aproape de circuite și, în plus, va izola din punct de vedere al zgomotului pe alimentare plăcile între ele. Aplicațiile care utilizează această tehnică pot lucra cu surse principale nestabilizate.
- Emisia și recepția pe linii de transmisie: Conexiunile dintre diverse circuite TTL nu trebuie strânse laolaltă, legate sau grupate împreună. Dimpotrivă, trebuie utilizate legături punct – la – punct, preferabil deasupra unui plan de masă care reduce cuplajul dintre trasee. Liniile monofilare nu trebuie să depășească lungimea de 600mm; pentru distanțe mai mari, de 400mm, planul de masă este esențial pentru asigurarea performanțelor sistemului. Pentru distanțe peste 600mm trebuie folosite cablu coaxial sau pereche de conductoare torsadate. Impedanța caracteristică a traseului imprimat cu plan de masă este de aproximativ 150Ω , iar al perechii torsadate de aproximativ 120Ω (pentru cabluri $\Phi 0,4\text{mm}$). Pentru protecție superioară la diafonii se folosesc cablurile coaxiale, dar acestea au impedanțe caracteristice mici, ceea ce le face greu de comandat. Pentru performanțe optime, trebuie alese cabluri coaxiale cu impedanță de 100Ω . La capătul de recepție se montează rezistențe între V_{cc} și ieșirea cablului (intrarea porții), care îmbunătățesc marginea de zgomot. Dacă efectele reflexiilor sunt inacceptabile, liniile de transmisie trebuie terminate pe impedanțele lor caracteristice. În figura 9-1 se arată terminarea liniei pe o rezistență egală cu impedanța caracteristică legată către V_{cc} . Acest mod de terminare solicită suplimentar poarta de emisie în starea JOS, când trebuie să absoarbă și curentul care trece prin rezistența terminală. Legarea ieșirii liniei la mediana unui divizor compus din două rezistențe egale între ele, având valori duble față de impedanța caracteristică, reduce suprasolicitarea în curent a porții de emisie la 50%. Este recomandabil ca poarta de emisie să fie folosită exclusiv

pentru comanda liniei de transmisie, dacă lungimea liniei depășește 1500mm.




Figura 9-1 Conectarea circuitelor TTL prin cablu coaxial

9.2 Circuite CMOS normale (seria CD4xxx):

Sunt circuite lente, mai ales la tensiuni mici. Se folosesc încă, în aplicații la tensiune mai mare de 5V (12V, 15V), unde beneficiază de o margine de zgomot superioară, sau în cazul în care timpul mare de răspuns este o calitate!

- Alimentarea circuitelor integrate CMOS se va face cu respectarea în permanență a regulii $V_{SS} < V_{in} < V_{DD}$. Astfel, dacă la intrarea circuitului se folosesc surse de impulsuri de mică impedanță sau surse de alimentare separate, alimentarea circuitului CMOS trebuie conectată prima. Ordinea se inversează la deconectarea alimentării. Nerespectarea acestei succesiuni poate duce la defectarea diodelor de protecție pe intrări.
- Înscrierea unor impedanțe pe alimentarea circuitelor CMOS duce la întârzierea conectării reale a alimentării, caz în care se poate produce efectul descris anterior.
- Inversarea polarității tensiunii de alimentare trebuie evitată prin mijloace de protecție adecvate, în caz contrar provoacă defectarea circuitelor CMOS.

- Intrările neutilizate ale porților logice trebuie conectate la V_{DD} sau V_{SS} , altfel, datorită impedanțelor foarte mari de intrare, ieșirile porților pot fi în zona de comutare în care curenți mari parcurg tranzistoarele de ieșire, ceea ce supraîncălzește dispozitivul. Este complet neindicat ca intrările CMOS să fie neconectate – spre deosebire de familia TTL, intrările CMOS nu au o stare implicită în gol.
- Din cauza impedanțelor foarte mari de intrare și pericolului de străpungere prin sarcini electrostatice, intrările standard CMOS sunt echipate cu rețele de protecție la descărcări electrostatice, care le protejează în majoritatea cazurilor (figura 9-2). Totuși, se recomandă luarea unor măsuri suplimentare de precauție la păstrarea și manipularea circuitelor:
 - Utilizarea unor suprafețe de lucru conductive;
 - Legarea la masă a echipamentelor folosite în manipularea (transport, montaj, lipire) circuitelor;
 - Păstrarea circuitelor în ambalaje antistatice, cutii, baghete sau alte incinte conductive.




Figura 9-2 Protecția intrărilor CMOS

- Se interzice conectarea ieșirilor standard CMOS în configurația SAU-CABLAT deoarece funcția logică nu este îndeplinită dar etajele de ieșire se pot supraîncărca reciproc în curent. În general, conectarea paralelă a ieșirilor porților CMOS este de evitat, excepție făcând cazul în care porțile aparțin aceleiași capsule și primesc pe intrări același semnale de comandă.
- Impedanțele de sarcină ale ieșirilor CMOS nu trebuie conectate la tensiuni în afara intervalului delimitat de tensiunile de alimentare, altfel existând pericolul intrării în conducție a diodelor din ieșiri .

- Tensiunea de alimentare nu trebuie să depășească valorile limită absolute pentru fiecare familie CMOS.
- Sursa de alimentare trebuie decuplată pe fiecare placă cu circuite CMOS prin condensatoare de decuplare între 10nF ... 100nF, fiind recomandată montare de condensatoare de decuplare în apropierea circuitelor care comută la frecvențe mari.
- Circuitele CMOS nu necesită tensiune stabilizată, dacă se respectă cerințele de filtraj și decuplare.
- Se va evita depășirea puterii maxime care poate fi disipată de capsulă.
- Scurtcircuitarea ieșirilor la tensiunile de alimentare, când tensiunea de alimentare este superioară valorii de 5V este interzisă, existând riscul defectării tranzistoarelor finale din etajul de ieșire, care pot disipa maximum 100mW.
- Conectarea unui număr mare de intrări la o singură ieșire este posibilă pentru frecvențe mici de comutare (fan-out-ul ieșirii CMOS este mai mare de 50), dar la frecvențe mari se produce o supraîncărcare capacitivă a etajului de ieșire, care duce la supraîncălzirea acestuia. Suplimentar, suprasarcina capacitivă mărește timpul de tranziție între nivelurile logice, ceea ce poate provoca funcționarea defectuoasă a montajului.
- Semnalele de comandă pentru intrările CMOS nu trebuie să aibă fronturi lungi de tranziție, ceea ce ar menține etajul de ieșire în zona liniară un timp nepermis de mare, urmat de disipație excesivă de căldură. Pentru semnale lent variabile trebuie folosite circuite cu prag pe intrare, trigger Schmitt (ex. 4093, 40106), sau comparatoare (ex. LM339).
- Intrările CMOS comandate de ieșiri CMOS de pe alte plăci vor fi legate prin rezistențe de valoare mare către V_{DD} sau V_{SS} pentru a evita rămânerea în gol la conectarea alimentărilor.
- Conectarea circuitelor CMOS care lucrează la tensiuni de alimentare diferită se va face cu respectarea regulii $V_{SS} < V_{in} < V_{DD}$. În acest sens se vor folosi circuite interfață: divizoare rezistive, circuite cu tranzistoare și rezistențe, comparatoare integrate, porți cu drena în gol, sau circuitele speciale de interfață 4049 și 4050.
- Transmisia la distanță a semnalelor între circuite CMOS este limitată de timpii de comutare și de lungimea și natura liniilor de transmisie.

Tabel 9-1 Întârzieri ale semnalelor prin diverse tipuri de linii

Tipul liniei	Timp de întârziere [ns]	Lungimea liniei
COAXIAL cu $Z_0=50\Omega$	3,9	1 m
COAXIAL din polietilenă cu $Z_0=50\Omega$	5	1 m
Feeder TV cu $Z_0=75\Omega$	5	1 m
Cablu răsucit (bifilar) $Z_0=110\Omega$	4,8	1 m

9.3 Circuite CMOS de mare viteză – HCMOS (seriile HC/HCT):

Sunt circuite moderne, în utilizare curentă, seria HC fiind compatibilă cu microcontrollere operând în 2V ... 6V, iar seria HCT fiind compatibilă TTL, în 5V. Circuitele integrate 74HC și 74HCT sunt ideale pentru a fi folosite în proiectarea echipamentelor noi sau pentru înlocuirea circuitelor LSTTL în cele vechi, prin aceasta îmbunătățindu-se și performanțele electrice ale montajelor în multe privințe.

Tabelul 9-2 prezintă comparativ performanțele familiilor de circuite integrate.

Seria HCMOS, fiind o subfamilie a circuitelor integrate CMOS se supune tuturor regulilor enunțate în subcapitolul anterior. Anumite particularități ale familiei HCMOS, datorate frecvențelor de lucru net superioare, sunt prezentate suplimentar:

- Semnalele de tact aplicate circuitelor bistabile trebuie să aibă timpi de creștere și descreștere inferiori valorii de catalog – 500ns / 4,5V alimentare, altfel sunt posibile comutări multiple datorită ridicării potențialului planului de masă cu până la 0,5V din cauza curenților mari prin etajele de ieșire pe durata comutării. Bistabilele J-K (74HC/HCT73, 74, 107, 109 și 112) sunt prevăzute cu intrări de tact cu trigger Schmitt, care înlătură limitarea anterioară.
- În sistemele comandate sincron de același semnal de tact, diferențele în nivelurile de prag ale intrărilor pot da erori logice în cazul fronturilor de creștere / descreștere de durate mari. Pentru evitarea acestui tip de eroare, duratele maxime de creștere / descreștere ale fronturilor trebuie să fie inferioare dublului întârzierii la propagare prin bistabil (figura 9-3).
- Frecvența maximă de lucru pentru un bistabil singular este dată de următoarea relație: $f_{max} = 1/2 t_w$. În sistemele comandate sincron de același semnal de tact, (figura 9-4), pot apărea factori care să micșoreze frecvența maximă de lucru, altfel, putând să apară erori logice. În cazul prezentat,

$$f_{max} = \frac{1}{t_{Pmax}(CP \text{ la } Q_1) + t_{Pmax}(CL) + t_{SU}(Q_2 \text{ la } CP)}$$




Figura 9-3 Comanda sincronă a bistabililor




Figura 9-4 Timpii de propagare și reacție la comanda sincronă a bistabililor

Tabel 9-2 Comparație între tehnologiile CMOS și TTL la $V_{cc}=5V$, $T_{amb}=25$ și $C_L=15pF$

technology	HCMOS	metal gate CMOS	standard TTL	low-power Schottky TTL	Schottky TTL	advanced low-power Schottky TTL	advanced Schottky TTL	Fairchild advanced Schottky TTL
parameters	74HC	4000 CD HE	74	74LS	74S	74ALS	74AS	74F
Power dissipation, typ. (mW)								
Gate static	0.0000025	0.001	10	2	19	1.2	8.5	5.5
Gate dynamic @100 kHz	0.075	0.1	10	2	19	1.2	8.5	5.5
Counter static	0.000005	0.001	300	100	500	60	—	190
Counter dynamic @100 kHz	0.125	0.120	300	100	500	60	—	190
Propagation delay (ns)								
Gate typical	8	94	10	9.5	3	4	1.5	3
Gate maximum	14	190	20	15	5	7	2.5	4
Delay/power product (pJ)								
Gate at 100 kHz	0.52	9	100	19	57	4.8	13	16.5
Maximum clock frequency (MHz)								
typical	55	4	25	33	100	60	160	125
D-type flip-flop minimum	30	2	15	25	75	40	—	100
Counter typical	45	2	32	32	70	45	—	125
Counter minimum	25	1	25	25	40	—	—	100
Output drive (mA)								
standard outputs	4	0.51	16	8	20	8	20	20
bus outputs	6	1.6	48	24	64	24	48	64
Fan-out (LS-loads)								
standard outputs	10	1	40	20	50	20	50	50
bus outputs	15	4	120	60	160	60	120	160

- Puterea disipată de dispozitivele HCMOS depinde hotărâtor de frecvența de comutare, ca de altfel și la circuitele CMOS clasice, dar, datorită frecvențelor superioare posibile, trebuie luată în considerare în proiectare:
 - În regim static, datorită conducerii în contratimp a tranzistoarelor din etajele de ieșire, curentul de alimentare (fără sarcină) este extrem de redus (câțiva nA), iar puterea disipată este foarte mică, practic neglijabilă.
 - În regim dinamic, se disipă putere prin încărcarea și descărcarea capacităților parazite din circuitul integrat și de sarcină. De asemenea, există o putere considerabilă pe timpul comutării, cauzată de suprapunerea conducerii tranzistoarelor din etajul final, dar, acest fenomen este răspunzător doar de 10% din puterea generată pe dispozitiv. Puterea totală în regim dinamic se poate calcula prin relația: $P_D = C_{PD}V_{CC}^2 f_i + \sum(C_L V_{CC}^2 f_o)$, unde: C_{PD} este capacitatea disipativă de putere (acest parametru este caracterizat în foile de catalog), f_i este frecvența de intrare, f_o este frecvența de ieșire, C_L este capacitatea sarcinii conectate la ieșire și V_{CC} este tensiunea de alimentare.
- Deși tensiunea de alimentare a circuitelor 74HC este limitată inferior la 2V, pentru a asigura compatibilitatea cu procesoarele și memoriile de joasă tensiune, pentru aplicații liniare, cum ar fi oscilatoarele RC, se recomandă alimentarea circuitelor cu minimum 3V pentru a asigura o zonă suficientă de funcționare în regiunea liniară.
- Tensiunea maximă de funcționare a circuitelor 74HC/HCT este 7V, peste aceasta circuitele defectându-se.
- Tensiunea mică de lucru și curentul de alimentare redus permit rezervarea alimentării circuitelor din seria HCMOS cu acumulatori sau elemente galvanice (2 elemente înseriate alcaline sau unul cu Li, în cazul elementelor galvanice, sau 2 elemente NiMH înseriate sau o celulă Li-Ion, Li-Pol..., pentru acumulatori).
- Gama largă a tensiunilor de alimentare (2V ... 6V) sugerează faptul că seria HCMOS nu necesită stabilizarea tensiunii de alimentare. Totuși, schimbarea tensiunii de alimentare influențează frecvența maximă de lucru, imunitatea la zgomot și puterea consumată. Perturbațiile în impuls afectează funcționarea circuitelor, motiv pentru care este necesară o bună decuplare a tensiunii de alimentare. Valorile recomandate sunt de 22nF pentru 2, ..., 5 capsule și 1μF tantal pentru fiecare 10 capsule. Circuitele de transmisie pe linie (drivere de linie sau magistrală) trebuie decuplate cu minimum 22nF, cât mai aproape

de capsulă. În cazul utilizării unui stabilizator de tensiune, se recomandă decuplarea ieșirii acestuia cu $10\mu\text{F}$, ..., $50\mu\text{F}$.

- Intrările circuitelor HCMOS sunt protejate la polarizare în afara domeniului de alimentare prin rețele R-D (figura 9-5). Chiar în aceste condiții, se recomandă ca tensiunea aplicată pe intrări să nu ia valori în afara intervalului tensiunilor de alimentare, sau dacă acest lucru nu este posibil, trebuie limitat curentul de intrare, conform catalogului (20mA pentru curent pozitiv, 3mA , ..., 14mA , pentru curent negativ, depinzând de numărul intrărilor afectate pe capsulă). Convertoarele de nivel logic HIGH către LOW, 74HC4049 și 74HC7050, sunt protejate pe intrare doar pentru tensiuni negative (figura 9-6).




Figura 9-5 Protecția la polarizare în afara domeniului de alimentare a intrărilor circuitelor HCMOS




Figura 9-6 Protecția pentru tensiuni negative a intrărilor circuitelor HCMOS

Recomandările prezentate anterior au un caracter general și neexhaustiv. Proiectantul de circuite logice cu integrate digitale trebuie să utilizeze, în afara recomandărilor generale, informațiile specifice cuprinse în datele de catalog ale fiecărui circuit integrat în parte.

Lista figurilor

Figura 1-1 Dispozitive digitale: (a) poartă AND; (b) poartă OR; (c) poartă NOT sau inversoare.....	7
Figura 1-2 Valorile logice si marginea de zgomot	8
Figura 1-3 Capsule DIP (dual in-line pin): (a) cu 14 pini; (b) cu 20 de pini; (c) cu 28 de pini.....	10
Figura 1-4 Diagrame de pini pentru CI SSI din seria 7400.....	11
Figura 1-5 Concepții de realizare a dispozitivelor logice de mari dimensiuni: (a) CPLD; (b) FPGA ..	12
Figura 2-1 Concepte fundamentale ale transmisiei de date seriale	33
Figura 2-2 Coduri pentru date seriale larg utilizate.....	33
Figura 3-1 Reprezentarea printr-o cutie neagră a unui circuit cu trei intrări și o ieșire.....	37
Figura 3-2 Elemente logice de bază: a) AND; b) OR; c) NOT (inversor)	38
Figura 3-3 Porți inversoare: a) NAND; b) NOR	39
Figura 3-4 Circuit logic corespunzător tabelului de adevăr 3-2	39
Figura 3-5 Diagrama temporală a unui circuit logic	39
Figura 3-6 Nivelurile logice pentru circuitele CMOS uzuale.....	41
Figura 3-7 Tranzistorul MOS ca rezistență comandată în tensiune.....	42
Figura 3-8 Simbolul utilizat în scheme pentru un tranzistor MOS cu canal n (NMOS)	42
Figura 3-9 Simbolul utilizat în scheme pentru un tranzistor MOS cu canal p (PMOS).....	42
Figura 3-10 Inversor CMOS: (a) schema circuitului; (b) modul de funcționare; (c) simbolul logic	44
Figura 3-11 Modelul cu întrerupătoare pentru inversorul CMOS: (a) intrare LOW; (b) intrare HIGH	44
Figura 3-12 Funcționarea logică a inversorului CMOS	45
Figura 3-13 Poartă CMOS NAND cu două intrări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic	45
Figura 3-14 Modelul cu întrerupătoare pentru o poartă CMOS NAND cu două intrări: (a) ambele intrări LOW; (b) o intrare HIGH; (c) ambele intrări HIGH	46
Figura 3-15 Poartă CMOS NOR cu două intrări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic	46
Figura 3-16 Poartă CMOS NAND cu trei intrări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic	47
Figura 3-17 Schema logică echivalentă pentru o structură internă de poartă CMOS NAND cu 8 intrări	47
Figura 3-18 Circuit tampon neinversor CMOS: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic	48
Figura 3-19 Poartă CMOS AND cu două intrări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic	48
Figura 3-20 Poartă CMOS AND-OR-inversor: (a) schema circuitului; (b) tabelul de adevăr	49
Figura 3-21 Schema logică a unei porți CMOS AND-OR-inversor	49
Figura 3-22 Poartă CMOS OR-AND-inversor: (a) schema circuitului; (b) tabelul de adevăr	50
Figura 3-23 Schema logică a unei porți CMOS OR-AND-inversor	50
Figura 3-24 Poartă de transmisie CMOS; Figura 3-25 Multiplexor cu două intrări realizat cu porți de transmisie CMOS	51
Figura 3-26 Inversor cu trigger Schmitt: (a) caracteristica de transfer intrare-ieșire; (b) simbolul logic	52
Figura 3-27 Funcționarea dispozitivului cu semnale de intrare cu tranziții lente: (a) semnal cu tranziții lente și zgomot suprapus; (b)semnal de ieșire al unui inversor obișnuit; (c) semnal de ieșire al unui inversor cu histerezis de 0,8 V	52
Figura 3-28 Circuit tampon CMOS cu trei stări: (a) schema circuitului; (b) tabelul de adevăr; (c) simbolul logic	53

Figura 3-29 Poartă CMOS NAND cu drena în gol: (a) schema circuitului; (b) tabelul funcției; (c) simbolul logic	54
Figura 3-30 Poartă CMOS NAND cu drena în gol și sarcina comandată de ea.....	54
Figura 3-31 Nivelurile de intrare și de ieșire la dispozitivele CMOS alimentate cu 5 V: (a) la familia HC; (b) la familia HCT.....	56
Figura 3-32 Caracteristicile de transfer ale circuitelor HC și HCT, în condiții de funcționare tipice...	56
Figura 3-33 Diode semiconductoare: (a) joncțiunea pn; (b) joncțiune polarizată direct, permițând circulația curentului; (c) joncțiune polarizată invers, blocând circulația curentului.....	62
Figura 3-34 Diode: (a) simbolul; (b) caracteristica de transfer a unei diode ideale; (c) caracteristica de transfer a unei diode reale.....	62
Figura 3-35 Modelul diodei reale: (a) în polarizare inversă (b) în polarizare directă; (c) caracteristica de transfer a diodei polarizate direct.....	63
Figura 3-36 Poartă AND cu diode: (a) schema electrică; (b) ambele intrări HIGH; (c) o intrare HIGH și cealaltă LOW; (d) tabelul funcției; (e) tabelul de adevăr.....	64
Figura 3-37 Alcătuirea unui tranzistor npn: (a) diode cu terminalele de aceeași polaritate conectate împreună; (b) Joncțiunile pn corespunzătoare; (c) structura unui tranzistor npn; (d) simbolul tranzistorului npn.....	65
Figura 3-38 Inversor realizat cu tranzistor: (a) simbolul logic; (b) schema electrică; (c) caracteristica de transfer	66
Figura 3-39 Stările normale ale unui tranzistor npn în circuitele de comutație digitale: (a) simbolul tranzistorului și curenții; (b) circuitul echivalent al tranzistorului blocat (OFF); (c) circuitul echivalent al tranzistorului saturat (ON)	66
Figura 3-40 Tranzistor cu limitare Schotky: (a) schema electrică; (b) simbolul.....	67
Figura 3-41 Funcționarea unui tranzistor cu curent mare de bază: (a) tranzistor obișnuit saturat; (b) tranzistor cu diodă Schotky pentru prevenirea saturării	67
Figura 3-42 Inversor realizat cu tranzistor Schotky	68
Figura 3-43 Funcția realizată de o poartă TTL NAND cu două intrări: (a) tabelul funcției; (b) tabelul de adevăr; (c) simbolul logic	69
Figura 3-44 Schema electrică a porții NAND cu două intrări LS-TTL.....	69
Figura 3-45 Marginile de zgomot caracteristice familiilor de circuite logice TTL de uz larg (74LS, 74S, 74ALS, 74AS, 74F).....	70
Figura 3-46 Schema electrică a unei porți LS-TTL NOR cu două intrări.....	73
Figura 3-47 Poartă LS-TTL NOR cu două intrări: (a) tabelul funcției; (b) tabelul de adevăr; (c) simbolul logic	74
Figura 3-48 Nivelurile de ieșire și de intrare de care să se țină seama la realizarea interfețelor dintre familiile TTL și CMOS. (Remarcați că intrările familiilor HC și HCT nu sunt compatibile cu TTL)	78
Figura 3-49 Comparare între nivelurile logice: (a) CMOS de 5V; (b) TTL de 5V și CMOS de 5V compatibile cu TTL; (c) LVTTTL de 3,3V; (d) CMOS de 2,5V; (e) CMOS de 1,8V	81
Figura 4-1 Denumirile semnalelor și notația algebrică pentru: (a) poartă AND, (b) poartă OR.....	83
Figura 4-2 Circuite echivalente conform teoremei T13, a lui DeMorgan: (a) AND-NOT; (b) NOT-OR; (c) simbolul logic al unei porți NAND; (d) simbol echivalent al unei porți NAND	88
Figura 4-3 Circuite echivalente conform teoremei T13', a lui DeMorgan: (a) OR-NOT; (b) NOT-AND; (c) simbolul logic al unei porți NOR; (d) simbol echivalent al unei porți NOR.....	88
Figura 4-4 Poartă logică de „tipul 1”: (a) tabelul logic al semnalelor electrice; (b) tabelul funcției logice și simbolul în logică pozitivă; (c) tabelul funcției logice și simbolul în logică negativă.....	90
Figura 4-5 Poartă logică de „tipul 2”: (a) tabelul logic al semnalelor electrice; (b) tabelul funcției logice și simbolul în logică pozitivă; (c) tabelul funcției logice și simbolul în logică negativă.....	90
Figura 4-6 Circuit ce realizează o funcție logică folosind inversoare și porți de tipurile 1 și 2, în convenția de logică pozitivă	91
Figura 4-7 Interpretarea în logică negativă a circuitului prezentat anterior.	91
Figura 4-8 Implementări alternative pornind de la sume de produse: (a) cu porți AND-OR; (b) cu porți AND-OR și perechi de inversoare suplimentare; (c) cu porți NAND-NAND	95
Figura 4-9 Alte circuite cu două niveluri obținute pe baza unor sume de produse: (a) AND-OR; (b) AND-OR cu perechi de inversoare suplimentare; (c) NAND-NAND	96

Figura 4-10 Implementarea unei expresii produs de sume: (a) OR-AND; (b) OR-AND cu perechi de inversoare suplimentare; (c) NOR-NOR	97
Figura 4-11 Transformări în reprezentare simbolică: (a) circuitul inițial; (b) variantă cu o poartă nestandardizată; (c) folosirea unui inversor pentru eliminarea porții nestandardizate; (d) amplasarea preferabilă pentru inversor.....	98
Figura 4-12 Diagrame Karnaugh: (a) pentru două variabile; (b) pentru trei variabile; (c) pentru patru variabile	99
Figura 4-13 $F = \sum_{x, y, z} (1, 2, 5, 7)$: (a) tabelul de adevăr; (b) diagrama Karnaugh; (c) combinarea celulelor de 1 adiacente	100
Figura 4-14 Circuit AND-OR minimizat	101
Figura 4-15 $F = \sum_{x, y, z} (0, 1, 4, 5, 6)$: (a) diagrama Karnaugh inițială; (b) diagrama Karnaugh cu termenii produs încercuți; (c) circuitul AND/OR.....	102
Figura 4-16 Detector de cifre BCD prime: (a) diagrama Karnaugh inițială; (b) diagrama Karnaugh cu implicații primi și celulele de 1 distincte.....	106
Figura 4-17 Tratarea unui circuit cu două ieșiri ca două circuite independente cu câte o singură ieșire: (a) diagramele Karnaugh; (b) circuitul “minimal”	106
Figura 4-18 Minimizarea unui circuit cu mai multe ieșiri, în cazul particular a două ieșiri: (a) diagramele minimizate, care prezintă un același termen; (b) circuitul minimal cu mai multe ieșiri	107
Figura 4-19 Diagramele Karnaugh aferente unui set de două funcții: (a) diagramele pentru F și G; (b) diagrama produsului de 2 pentru $F \cdot G$; (c) diagramele reduse pentru F și G, după îndepărtarea implicațiilor primi esențiali și a celulelor de 1 acoperite de aceștia	108
Figura 5-1 Exemplu de schemă bloc ce constituie tema unui proiect de circuite digitale.....	111
Figura 5-2 Simbolurile porților logice de bază: (a) AND, OR, TAMPON; (b) porți cu intrări expandate; (c) porți cu ceruculete inversoare (NAND, NOR, INVERSOR).....	112
Figura 5-3 Simbolurile echivalente pentru porți, obținute prin aplicarea teoremei lui DeMorgan	113
Figura 5-4 Diverse căi de a intra în FUNCȚIONARE: (a) intrări și ieșire active în HIGH; (b) intrări active în HIGH și ieșire activă în LOW; (c) intrări active în LOW și ieșire activă în HIGH; (d) intrări și ieșire active în LOW	114
Figura 5-5 Alte două moduri de a intra în FUNCȚIONARE, pentru niveluri diferite ale semnalelor de intrare: (a) cu o poartă AND; (b) cu o poartă NOR.....	115
Figura 5-6 Intersecții de linii și conexiuni.....	116
Figura 5-7 Schemă cu structură orizontală.....	117
Figura 5-8 Schemă cu structură ierarhică.....	117
Figura 5-9 Exemple de magistrale.....	118
Figura 5-10 PLA 4x3 cu șase termeni produs	120
Figura 5-11 Reprezentare compactă a unui PLA 4x3 cu șase termeni produs	120
Figura 5-12 PLA 4x3 programat cu un set de trei ecuații logice.....	121
Figura 5-13 PLA 4x3 programat pentru a produce semnale de ieșire constante 0 și 1	121
Figura 5-14 Structura circuitului de decodare	122
Figura 5-15 Decodor cu 2 intrări și 4 ieșiri: (a) intrările și ieșirile; (b) schema logică	123
Figura 5-16 Decodorul dublu cu două intrări și patru ieșiri 74x139: (a) schema logică,	124
Figura 5-17 Decodorul cu 3 intrări și 8 ieșiri 74x138: (a) schema logică, inclusiv numerotarea pinilor pentru capsula DIP cu 16 pini; (b) simbolul logic tradițional	126
Figura 5-18 Schema unui decodor cu 4 intrări și 16 ieșiri, realizat cu decodoare 74x138 conectate în cascadă.....	127
Figura 5-19 Afișare cu șapte segmente: (a) notarea segmentelor; (b) cifrele zecimale.....	128
Figura 5-20 Decodorul pentru șapte segmente 74x49: (a) schema logică, inclusiv numerotarea pinilor; (b) simbolul logic tradițional	129
Figura 5-21 Circuit de codare binară: (a) structura generală; (b) circuit de codare cu 8 intrări și 3 ieșiri	130
Figura 5-22 Sistem cu 2n dispozitive ce trebuie servite și un circuit de codare a cererilor care arată în orice moment ce semnal de cerere este confirmat	131
Figura 5-23 Simbolul logic al unei matrice de priorități generice cu 8 intrări	131
Figura 5-24 Simbolul logic al matricei de priorități cu 8 intrări 74x148	132

Figura 5-25 Schema logică a matricei de priorități cu 8 intrări 74x148, inclusiv numerotarea pinilor pentru capsula DIP cu 16 pini.....	133
Figura 5-26 Diverse circuite tampon cu trei stări: (a) neinversor, cu intrarea de activare cu nivel activ HIGH; (b) neinversor, cu intrarea de activare cu nivel activ LOW; (c) inversor, cu intrarea de activare cu nivel activ HIGH; (d) inversor, cu intrarea de activare cu nivel activ LOW.....	134
Figura 5-27 Opt surse folosind în comun o linie partajată cu trei stări.....	135
Figura 5-28 Structură de multiplexor: (a) intrările și ieșirile; (b) circuit echivalent funcțional.....	136
Figura 5-29 Multiplexor de 1 bit cu 8 intrări 74x151: (a) schema logică, inclusiv numerotarea pinilor; (b) simbolul logic tradițional.....	137
Figura 5-30 Multiplexorul de 4 biți, cu 2 intrări, 74x157: (a) schema logică, inclusiv numerotarea pinilor pentru capsula standard DIP cu 16 pini; (b) simbolul logic tradițional.....	138
Figura 5-31 Simbolul logic tradițional pentru multiplexorul 74x153.....	139
Figura 5-32 Un multiplexor ce comandă o magistrală și un demultiplexor comandat de aceasta: (a) schema echivalentă cu comutatoare; (b) simbolurile folosite în schemele bloc.....	140
Figura 5-33 Folosirea unui decodor cu 2 intrări și 4 ieșiri ca demultiplexor de 1 bit cu 4 ieșiri: (a) reprezentarea generică; (b) 74x139.....	141
Figura 5-34 Scheme cu mai multe porți, pentru realizarea funcției XOR cu două intrări: (a) cu AND-OR ; (b) cu NAND	142
Figura 5-35 Simbolurile echivalente pentru: (a) porți XOR; (b) pentru porți XNOR.....	142
Figura 5-36 Conectarea în cascadă a porților XOR: (a) conexiuni înlănțuite; (b) structură ramificată.....	143
Figura 5-37 Generatorul de paritate pară/impară de 9 biți 74x280: (a) schema logică, inclusiv numerotarea pinilor pentru capsula DIP cu 16 pini; (b) simbolul logic tradițional.....	143
Figura 5-38 Comparatoare cu 74x86: (a) comparator de 1 bit; (b) comparator de 4 biți.....	145
Figura 5-39 Sumator complet: (a) schema circuitului la nivel de porți; (b) simbolul logic; (c) variantă de simbol logic adecvată conectării în cascadă.....	147
Figura 5-40 Sumator pieptene de 4 biți.....	147
Figura 5-41 Transformarea circuitelor de adunare în circuite de scădere: (a) sumator complet; (b) circuit de scădere complet; (c) interpretarea circuitului din (a) drept circuit de scădere complet; (d) circuit de scădere pieptene.....	148
Figura 5-42 Structura unui etaj de sumator cu anticipare a transportului.....	149
Figura 5-43 Schema logică a unui sumator binar pe 4 biți.....	150
Figura 6-1 Semnale de tact: (a) active în HIGH; (b) active în LOW.....	153
Figura 6-2 Pereche de inversoare ce formează un element bistabil.....	154
Figura 6-3 Circuit latch S-R: (a) schema cu porți NOR a circuitului; (b) tabelul funcției.....	155
Figura 6-4 Funcționare tipică a unui circuit latch S-R: (a) intrări "normale"; (b) S și R confirmate simultan.....	155
Figura 6-5 Simboluri pentru circuitul latch S-R: (a) fără cerculeț; (b) preferat în proiectarea cu cerculețe; (c) incorect din cauza dublei negații.....	156
Figura 6-6 Parametri temporali ai unui circuit latch S-R.....	156
Figura 6-7 Circuit latch S'-R': (a) schema cu porți NAND a circuitului; (b) tabelul funcției; (c) tabelul logic.....	157
Figura 6-8 Circuit latch S-R cu intrare de activare: (a) schema cu porți NAND a circuitului; (b) tabelul funcției; (c) simbolul logic.....	158
Figura 6-9 Funcționarea tipică a unui circuit latch S-R cu intrare de activare.....	158
Figura 6-10 Circuit latch D: (a) schema cu porți NAND a circuitului; (b) tabelul funcției; (c) simbolul logic.....	159
Figura 6-11 Comportarea funcțională a circuitului latch D cu diferite semnale de intrare.....	159
Figura 6-12 Parametri temporali ce caracterizează un circuit latch D.....	160
Figura 6-13 CBB de tip D activ pe frontul pozitiv: (a) schema cu circuite latch D; (b) tabelul funcției; (c) simbolul logic.....	160
Figura 6-14 Comportarea funcțională a unui CBB de tip D, activ pe frontul pozitiv.....	161
Figura 6-15 Comportarea temporală a unui CBB de tip D, activ pe frontul pozitiv.....	161

Figura 6-16 CBB de tip D, activ pe frontul negativ: (a) schema cu circuite latch D; (b) tabelul funcției; (c) simbolul logic.....	162
Figura 6-17 CBB de tip D, activ pe frontul pozitiv, cu intrări de prefixare și ștergere: (a) simbolul logic; (b) schema cu porți NAND.....	162
Figura 6-18 CBB de tip D, activ pe frontul pozitiv, cu intrare de activare: (a) schema circuitului; (b) tabelul funcției; (c) simbolul logic.....	163
Figura 6-19 CBB de tip D, activ pe frontul pozitiv, cu capacitate de explorare: (a) schema circuitului; (b) tabelul funcției; (c) simbolul logic.....	164
Figura 6-20 Lanț de explorare cu 4 CBB	164
Figura 6-21 CBB de tip S-R master/slave: (a) schema cu circuite latch S-R; (b) tabelul funcției; (c) simbolul logic	166
Figura 6-22 Comportarea internă și funcțională a unui CBB de tip S-R master/slave.....	166
Figura 6-23 CBB de tip J-K master/slave: (a) schema cu circuite latch S-R; (b) tabelul funcției; (c) simbolul logic	166
Figura 6-24 Comportarea internă și funcțională a unui CBB de tip J-K master/slave	167
Figura 6-25 CBB de tip J-K, activ pe front: (a) schema echivalentă, cu un CBB de tip D, activ pe front; (b) tabelul funcției; (c) simbolul logic.....	168
Figura 6-26 Comportarea funcțională a unui CBB de tip J-K, activ pe front.....	168
Figura 6-27 CBB de tip T, activ pe frontul pozitiv: (a) simbolul logic; (b) comportarea funcțională	169
Figura 6-28 Configurații de circuit posibile pentru un CBB de tip T: (a) cu CBB de tip D; (b) cu CBB de tip J-K	169
Figura 6-29 CBB de tip T, activ pe frontul pozitiv, cu intrare de activare: (a) simbolul logic; (b) comportarea funcțională	169
Figura 6-30 Scheme posibile pentru un CBB de tip T cu intrare de activare: (a) cu CBB de tip D; (b) cu CBB de tip J-K.....	169
Figura 7-1 Structura generală a diagramei de stări a unui numărător – un singur ciclu.....	171
Figura 7-2 Numărător binar pieptene de 4 biți	172
Figura 7-3 Numărător sincron binar de 4 biți cu circuit logic de activare serie.....	173
Figura 7-4 Numărător sincron binar de 4 biți cu circuit logic de activare paralel.....	173
Figura 7-5 Simbolul logic tradițional al numărătorului 74x163.....	174
Figura 7-6 Schema logică a numărătorului binar sincron de 4 biți 74x163, inclusiv numerotarea pinilor la capsula standard „dual in line” cu 16 pini	176
Figura 7-7 Conexiuni la un 74x163 pentru funcționare în mod asincron.....	177
Figura 7-8 Formele de undă de tact și de ieșire la un numărător asincron divizor cu 16.....	177
Figura 7-9 Formele de undă de tact și de ieșire la un numărător asincron divizor cu 10.....	178
Figura 7-10 Utilizarea unui 74x163 ca numărător modulo 11, cu succesiunea de numărare 5, 6, ..., 15, 5, 6,	178
Figura 7-11 Utilizarea unui 74x163 ca numărător modulo 11, cu succesiunea de numărare 0, 1, 2, ..., 10, 0, 1,	179
Figura 7-12 Conectarea generală în cascadă a mai multor numărătoare 74x163	180
Figura 7-13 Structura unui registru de deplasare serie-serie	181
Figura 7-14 Structura unui registru de deplasare serie-paralel.....	181
Figura 7-15 Structura unui registru de deplasare paralel-serie.....	182
Figura 7-16 Structura unui registru de deplasare paralel-paralel	182
Figura 7-17 Simbolurile logice tradiționale ale unor registre de deplasare MSI: (a) registrul de deplasare de 8 biți, serie-paralel, 74x164; (b) registru de deplasare de 8 biți, paralel-serie, 74x166; (c) circuitul echivalent pentru intrările de tact ale dispozitivului 74x166; (d) registrul de deplasare universal 74x194.....	184
Figura 7-18 Schema logică a registrului de deplasare universal de 4 biți 74x194, inclusiv numerotarea pinilor la capsula standard „dual in line” cu 16 pini.....	185
Figura 7-19 Simbolul logic tradițional pentru 74x299	186
Figura 7-20 Schema logică a registrului de deplasare universal de 8 biți 74x299, inclusiv numerotarea pinilor la capsula standard „dual in line” cu 20 de pini.....	187
Figura 7-21 Cea mai simplă schemă de numărător în inel de 4 biți, cu 4 stări și un singur 1 transmis	189

Figura 7-22 Diagrama temporală aferentă unui numărător în inel de 4 biți	189
Figura 7-23 Diagramă de stări aferentă unui numărător simplu în inel.....	190
Figura 7-24 Numărător în inel de 4 biți, cu 4 stări și un singur 1 transmis, cu auto-corecție	190
Figura 7-25 Diagramă de stări aferentă unui numărător în inel cu auto-corecție.....	191
Figura 7-26 Numărător în inel de 4 biți, cu 4 stări și un singur 0 transmis, cu auto-corecție	191
Figura 7-27 Numărător Johnson de bază, de 8 biți, cu 8 stări.....	192
Figura 7-28 Diagramă temporală aferentă unui numărător Johnson de 4 biți.....	192
Figura 7-29 Numărător Johnson de 4 biți, cu 8 stări, cu auto-corecție.....	193
Figura 7-30 Structura generală a unui numărător cu registru de deplasare și reacție liniară.....	194
Figura 7-31 Numărător LFSR de 3 biți; componentele hașurate constituie modificările necesare pentru adăugarea stării ce conține exclusiv zerouri	196
Figura 8-1 Structura de bază a unei memorii ROM $2^n \times b$	198
Figura 8-2 Decodor cu 2 intrări și 4 ieșiri, cu comanda polarității de ieșire	199
Figura 8-3 Modul în care se conectează o ROM 8×4 , ce stochează tabelul 8-1, pentru a se obține un decodor cu 2 intrări și 4 ieșiri	199
Figura 8-4 Schemă logică de ROM 8×4 simplă, cu diode.....	201
Figura 8-5 Structură internă a ROM 128×1 cu decodare bidimensională	201
Figura 8-6 Posibilă dispunere la o ROM $32K \times 8$	202
Figura 8-7 Matrice de stocare în EPROM cu tranzistoare MOS cu poartă flotantă.....	204
Figura 8-8 Structură internă cu ROM, cu indicarea utilizării intrărilor de comandă	206
Figura 8-9 Structura de bază a unei RAM $2^n \times b$	209
Figura 8-10 Comportarea funcțională a unei RAM statică.....	210
Figura 8-11 Structura internă a unei SRAM 8×4	210
Figura 8-12 Celulă de stocare a unui bit în DRAM.....	213
Figura 8-13 Structura internă a unei DRAM $64K \times 1$	214
Figura 8-14 Caracteristici temporale pentru ciclul de împropătare a unei DRAM prevăzute numai cu semnal RAS	216
Figura 8-15 Caracteristici temporale pentru un ciclu de citire din DRAM	216
Figura 8-16 Caracteristici temporale pentru un ciclu de citire din DRAM	217
Figura 9-1 Conectarea circuitelor TTL prin cablu coaxial.....	224
Figura 9-2 Protecția intrărilor CMOS	225
Figura 9-3 Comanda sincronă a bistabililor	228
Figura 9-4 Timpii de propagare și reacție la comanda sincronă a bistabililor.....	228
Figura 9-5 Protecția la polarizare în afara domeniului de alimentare a intrărilor circuitelor HCMOS231	
Figura 9-6 Protecția pentru tensiuni negative a intrărilor circuitelor HCMOS	231

Lista tabelelor

Tabel 2-1 Numere zecimale, binare, octale și hexazecimale.....	17
Tabel 2-2 Complementele cifrelor	21
Tabel 2-3 Cifre zecimale și echivalentele lor de 4 biți.....	24
Tabel 2-4 Coduri de numere zecimale.....	29
Tabel 2-5 Reprezentarea numerelor în cod Gray	31
Tabel 3-1 Stări fizice care pot reprezenta biți în diverse logici de calcul și tehnologii de memorare...	36
Tabel 3-2 Tabelul de adevăr pentru un circuit logic combinational.....	37
Tabel 3-3 Caracteristici de viteză și de putere ale familiilor CMOS, pentru tensiunea de alimentare de 5 V	57
Tabel 3-4 Parametrii de intrare ai familiilor CMOS pentru VCC de 4,5V ... 5,6 V.....	58
Tabel 3-5 Parametrii de ieșire ai familiilor CMOS pentru VCC de 4,5V ... 5,6 V	59
Tabel 3-6 Nivelurile logice într-un sistem logic simplu cu diode	63
Tabel 3-7 Caracteristicile porților din familiile TTL	75
Tabel 3-8 Foaie de catalog obișnuită, furnizată de producător, pentru 74LS00.....	77
Tabel 4-1 Teoreme pentru o variabilă în algebra de comutație.....	84
Tabel 4-2 Teoremele algebrei de comutație pentru două și trei variabile	85
Tabel 4-3 Teoremele algebrei de comutație pentru n variabile.....	87
Tabel 4-4 Forma generală a tabelului de adevăr al unei funcții logice de trei variabile F(X, Y, Z)	91
Tabel 4-5 Tabelul de adevăr pentru un caz particular de funcție logică de trei variabile F(X, Y, Z)....	92
Tabel 4-6 Mintermenii și maxtermenii unei funcții logice de trei variabile, F(X, Y, Z).....	93
Tabel 5-1 Tabelul de adevăr pentru decodorul binar cu 2 intrări și 4 ieșiri	123
Tabel 5-2 Tabelul de adevăr pentru jumătate din decodorul dublu cu două intrări și patru ieșiri 74x139	125
Tabel 5-3 Tabelul de adevăr pentru decodorul cu 3 intrări și 8 ieșiri 74x138.....	125
Tabel 5-4 Tabelul de adevăr pentru decodorul pentru șapte segmente	128
Tabel 5-5 Tabelul de adevăr pentru o matrice de priorități cu 8 intrări 74x148.....	133
Tabel 5-6 Tabelul de adevăr pentru multiplexorul de 1 bit cu 8 intrări 74x151.....	137
Tabel 5-7 Tabelul de adevăr pentru multiplexorul de 4 biți, cu 2 intrări, 74x157.....	138
Tabel 5-8 Tabelul de adevăr pentru multiplexorul de 2 biți, cu 4 intrări, 74x153.....	139
Tabel 5-9 Tabelul de adevăr pentru funcțiile XOR și XNOR	141
Tabel 7-1 Tabelul de stări pentru un numărător binar de 4 biți 74x163.....	175
Tabel 7-2 Tabelul funcțiilor pentru registrul de deplasare universal 74x194.....	184
Tabel 7-3 Tabelul funcțiilor pentru registrul de deplasare universal de 8 biți 74x299.....	186
Tabel 7-4 Stările unui numărător Johnson de 4 biți	193
Tabel 7-5 Ecuații de reacție pentru numărătoare cu registru de deplasare și reacție liniară	195
Tabel 7-6 Succesiunea stărilor la numărătorul LFSR de 3 biți din fig. 7-31.....	195
Tabel 8-1 Tabelul de adevăr al unei funcții logice combinaționale cu 3 intrări și 4 ieșiri	198
Tabel 8-2 Tipuri de ROM comercializate	203
Tabel 9-1 Întârzieri ale semnalelor prin diverse tipuri de linii.....	227
Tabel 9-2 Comparație între tehnologiile CMOS și TTL la Vcc=5V, Tamb=25 și CL=15pF	229

Bibliografie

1. John F. Wakerly – *Digital Design: Principles and Practices, Third Edition* – Prentice Hall, 2000
2. I. Spânulescu, S.I. Spânulescu – *Circuite integrate digitale și sisteme cu microprocesoare* – Editura Victor, 1996
3. Paul R. Gray, Robert G. Meyer – *Analysis and Design of Analog Integrated Circuits* – John Wiley & Sons, Inc., 1993
4. N. Drăgulescu – *Agenda radioelectronistului* – ediția I, II, Editura Tehnică
5. Eleodor Gh. Bistriceanu – *Algebre booleene și circuite digitale* – București, MatrixRom, 1997
6. Sorin Dan Anghel – *Circuite electronice analogice și digitale* – Cluj-Napoca, Universitatea „Babes-Bolyai”, 2002
7. Gheorghe Stefan și Virgil Bistriceanu – *Circuite integrate digitale* - Cluj-Napoca, Editura Albastra, 2000
8. Gheorghe Stefan - *Circuite și sisteme digitale* - Bucuresti : Editura Tehnica, 2000
9. Gheorghe Stefan, Virgil Bistriceanu - *Circuite integrate digitale* - Bucuresti : Editura Didactica și Pedagogica, 1992
10. Gheorghe Stefan - *Circuite integrate digitale* - Bucuresti : Denix, 1993
11. Gheorghe M.Stefan - *Funcție și structură în sistemele digitale* - Bucuresti : Editura Academiei Române, 1991
12. Radu Mutihac - *Proiectarea circuitelor VLSI analogice și digitale* - Bucuresti : Editura Universitatii din Bucuresti, 1999
13. www.alldatasheet.com
14. www.intel.com
15. www.amd.com
16. www.ti.com
17. www.philips.com